在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1935|回复: 6

[求助] verilog分频问题求助!

[复制链接]
发表于 2016-12-28 13:17:10 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
always @(posedge clk)
begin
if(cnt1<9999)   
        begin
          f1khz <= 1'b0;
          cnt1 = cnt1 + 1;
        end
        else
        begin
          f1khz <= 1'b1;
          cnt1 = 0;
        end
end

这是个10000分频对吧?我这个分出来占空比不一样!求助为何会这样?!
发表于 2016-12-28 13:24:24 | 显示全部楼层
这个。。。。。一眼就应该看出来问题了,f1khz=1的时候计数器不累加???
发表于 2016-12-28 14:14:18 | 显示全部楼层
你这问题很明显啊,就cnt = 10000的时候时钟为1,其它时候都为0,
 楼主| 发表于 2016-12-28 14:29:35 | 显示全部楼层
谢谢各位!课设做的头疼!
 楼主| 发表于 2016-12-28 14:33:08 | 显示全部楼层
回复 3# wupan318
thx!
 楼主| 发表于 2016-12-28 14:34:32 | 显示全部楼层
回复 2# huster


   thx!
发表于 2016-12-30 13:46:00 | 显示全部楼层
eetop
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 04:04 , Processed in 0.038274 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表