在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1751|回复: 1

[求助] Scaler verilog

[复制链接]
发表于 2016-12-27 22:05:07 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
有木有搞基于FPGA的缩放算法,看了好多论文,原理懂就是没有fpga实现的思路,求交流,求大神指点
发表于 2017-1-20 13:29:50 | 显示全部楼层
回复 1# 明天,你好1


   看你的需求了,如果是简单的缩放,那应该很容易。如果对边缘平滑等指标要求较高的话,FPGA做起来费劲。   简单的缩放算法我原来在一家公司里做过,算法很简单,效果嘛,还可以,能用。
   忘了说了,应用场景是会议电视终端,当时是支持720P和1080P
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-21 18:53 , Processed in 0.016749 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表