DCG 与 ICC 的衔接

flowerah2 · 发表于 2016-12-22 16:52:47

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

现在在了解DCG的综合方式。有些不明白的地方，请大家帮助。1.DC与ICC的工具本身的default setting 是否需要比较下。这是否会影响到correlation，如果需要看看设置，要怎么设。

2.第一遍做好DC的网表，给ICC，做好floorplan ，吐一个floorplan信息给DC。重新做综合DCG。那是不是给出的数据到ICC里就不用再做floorplan，而是直接做place_opt -spg？那就有些疑惑，就是如果原本我在floorplan的时候才会去create P/G IO, 或者其他的一些东西，如果在DCG flow的话，要怎么去操作？

杜昕 · 发表于 2016-12-26 19:30:47

关于第二点:
不用再做floorplan，直接 read_floorplan (和给DC的一致)， P/G可以提前做好，我的理解是DCG只关心port/macro/blockage的位置，其它floorplan信息不支持

ic1130 · 发表于 2016-12-28 10:08:32

坐等回答

aaronzht · 发表于 2016-12-29 15:30:37

不要动floorplan ，否则给的dcg 综合不是白做了？直接run place_opt -spg

cctabps · 发表于 2017-1-4 16:07:33

你说的DCG 和DCT 有什么区别么？

trailerwagon · 发表于 2017-1-5 01:06:12

thanks

flowerah2 · 发表于 2017-1-11 11:17:29

回复 2# 杜昕

我还没做到floorplan这一步，但是有个疑问，我认为是不是还要做一下floorplan的事情，原本floorplan的时候，会有一些physical cell的加入，比如P/G IO，tapcell，等。这个在综合的时候是没有的。

但是现在有个问题一直没跨过去，就是综合。如果我不读def ，直接compile_ultra，timing都是好的。一旦我读入了def，采用compile_ultra -spg，timing就挂了，有很多transition 很大的net，是带有 d 的属性的，cell delay大。通常d 属性的起始点都是在 hierarchy boundary 上，或者是跨domain 的线。这些我都是没有设置 dont_touch_network.

好多三毛 · 发表于 2017-1-13 16:02:29

学习了

duanwuqqqqqq · 发表于 2019-9-23 10:15:38

flowerah2 发表于 2017-1-11 11:17
回复 2# 杜昕

我还没做到floorplan这一步，但是有个疑问，我认为是不是还要做一下floorplan的事情，原本f ...

您好！
我现在也遇到了一样的问题，就是不读def ，直接compile_ultra，timing都是好的。一旦我读入了def，采用compile_ultra -spg，就有transition 很大的net，cell delay大。
请问这是什么原因造成的呢？该如何解决？

jesding · 发表于 2023-9-11 15:04:40

duanwuqqqqqq 发表于 2019-9-23 10:15
您好！
我现在也遇到了一样的问题，就是不读def ，直接compile_ultra，timing都是好的。一旦我读入了def ...

你好，你这个怎么解决的啊，我现在也遇到这个问题

[求助] DCG 与 ICC 的衔接

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2