在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8602|回复: 9

[原创] 关于PTPX的功耗分析问题

[复制链接]
发表于 2016-12-10 18:51:44 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
1.用PTPX做功耗分析的时候,读rtl_vcd和读netlist_vcd,用哪一个会更准确一些,为什么?2.如果读netlist_vcd,仿真的时候需不需要加sdf文件,加和不加对于PTPX的区别是什么?
3.PTPX的进行功耗分析的时候,如果同时report_timing,为什么会出现关于rst的时序违例,如下图所示
但是如果设置脚本里边set_ideal_network {rst} 就不会出现这种情况了,PTPX会读入DC综合后的网表,可是DC在综合的时候应该已经考虑了这种情况的,为什么还会出现呢?
Startpoint: rst (input port clocked by clk)
  Endpoint: u_alu/MUL/clk_r_REG0_S1
               (recovery check against rising-edge clock clk)
  Path Group: **async_default**
  Path Type: max


  Point                                                   Incr       Path
  ------------------------------------------------------------------------------
  clock clk (rise edge)                                   0.00       0.00
  clock network delay (ideal)                             4.00       4.00
  input external delay                                    4.00       8.00 r
  rst (in)                                                0.00       8.00 r
  u_alu/MUL/U4610/Y (INVX6M)                              5.03      13.03 f
  u_alu/MUL/U4147/Y (INVX2M)                              0.69      13.73 r
  u_alu/MUL/clk_r_REG0_S1/RN (DFFRQX1M)                   0.00      13.73 r
  data arrival time                                                 13.73


  clock clk (rise edge)                                  10.00      10.00
  clock network delay (ideal)                             4.00      14.00
  clock reconvergence pessimism                           0.00      14.00
  clock uncertainty                                      -0.50      13.50
  u_alu/MUL/clk_r_REG0_S1/CK (DFFRQX1M)                             13.50 r
  library recovery time                                  -0.30      13.20
  data required time                                                13.20
  ------------------------------------------------------------------------------
  data required time                                                13.20
  data arrival time                                                -13.73
  ------------------------------------------------------------------------------
  slack (VIOLATED)                                                  -0.53

图1

图1
发表于 2016-12-11 11:44:55 | 显示全部楼层
question 1
A : netlist_vcd 更加准确一些,我用的是SAIF file来计算power。saif主要是看反标率。
question 2
A : 没试过加saf文件
question 3
A : 建议可以看一下PTPX 的手册
发表于 2016-12-14 16:50:27 | 显示全部楼层
gate level 的VCD比RTL的VCD更准确。
发表于 2018-8-17 20:23:38 | 显示全部楼层
netlist vcd比rtl vcd准确。sdf可以不带,不带sdf就是少了glitch power,但是最好带spef文件。
发表于 2020-2-23 22:39:34 | 显示全部楼层
thanks for your question & sharing
发表于 2020-7-3 15:56:25 | 显示全部楼层
感谢楼主分享
发表于 2020-7-3 16:41:07 | 显示全部楼层
不加sdf文件,设计没有延迟信息,ptpx报不出竞争冒险功耗,加了之后就有延迟信息了,报出来功耗更准确
发表于 2022-4-10 08:48:34 | 显示全部楼层
thanks for your sharking
发表于 2022-4-30 20:09:21 | 显示全部楼层
PR 可以读spef , power更精确
发表于 2024-12-23 17:39:10 | 显示全部楼层
ptpx +  spef + fsdb/vcd.. + netlist(PR后net)最准,当然fsdb需要结合具体功能
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-2 11:07 , Processed in 0.026184 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表