modelsim仿真错误的问题。

bianguangyu

小弟最近在学习quartus ii 的DDR2的ip核，编写了一个程序，在程序中实例化了DDR2的ip核，想用modelsim仿真看看波形，仅仅是功能仿真（RTL仿真），但是仿真出现了很多一样的错误，如下，请问各位大神遇到过这种情况吗？是怎么解决的？

# ** Error: (vsim-3584) C:/Users/Administrator/Desktop/ddr2_ceshi/ddr2_ip_sim/ddr2_ip/alt_mem_ddrx_controller.v(2256): Module parameter 'CFG_MEM_IF_CS_WIDTH' not found for override.
#
#         Region: /ddr2_ceshi_vlg_tst/i1/if0/ddr2_ip_inst/c0/ng0/alt_mem_ddrx_controller_top_inst/controller_inst
# ** Error: (vsim-3584) C:/Users/Administrator/Desktop/ddr2_ceshi/ddr2_ip_sim/ddr2_ip/alt_mem_ddrx_controller.v(2256): Module parameter 'CFG_RANK_TIMER_OUTPUT_REG' not found for override.
#
#         Region: /ddr2_ceshi_vlg_tst/i1/if0/ddr2_ip_inst/c0/ng0/alt_mem_ddrx_controller_top_inst/controller_inst
# ** Error: (vsim-3584) C:/Users/Administrator/Desktop/ddr2_ceshi/ddr2_ip_sim/ddr2_ip/alt_mem_ddrx_controller.v(2328): Module parameter 'CFG_RANK_TIMER_OUTPUT_REG' not found for override.
#
#         Region: /ddr2_ceshi_vlg_tst/i1/if0/ddr2_ip_inst/c0/ng0/alt_mem_ddrx_controller_top_inst/controller_inst
# ** Error: (vsim-3584) C:/Users/Administrator/Desktop/ddr2_ceshi/ddr2_ip_sim/ddr2_ip/alt_mem_ddrx_controller.v(2508): Module parameter 'CFG_CTL_ARBITER_TYPE' not found for override.
#
#         Region: /ddr2_ceshi_vlg_tst/i1/if0/ddr2_ip_inst/c0/ng0/alt_mem_ddrx_controller_top_inst/controller_inst
# Loading a0.alt_mem_ddrx_mm_st_converter
# Loading oct0.altera_mem_if_oct_cyclonev
# Loading dll0.altera_mem_if_dll_cyclonev
# Error loading design
# Error: Error loading design
#        Pausing macro execution
# MACRO ./ddr2_ceshi_run_msim_rtl_verilog.do PAUSED at line 214


这个错误在百度上找不到，自己是一点摸不到头脑。小弟先拜谢了！

huster

参数没找到定义啊，参数定义的文件加入编译没有？看看有没有define.v类似的文件

bianguangyu

回复 2# huster


   错误中提到的参数名我查过，有的参数的位置就在错误提示的路径上的.v文件中定义的，是localparam；有的参数是在函数一级一级调用过程中将参数值传递过去的。这些相关的.v文件都是ddr2 ip核自己生成的内部文件，我觉得不应该改动吧。   还有您说的将参数定义的文件加入编译，具体该怎么操作？我是用的quartus和modelsim联合仿真，先编一个顶层文件，将DDR2 的ip核实例化，再编一个testbench，将仿真信号加入。然后点击quartus中的RTL simulation 那个按钮，直接调用modelsim软件。然后就出现了那些错误。
   参数定义的文件，我没有找到，因为这些参数名都是ip核内部子函数调用过程中传递的参数，我在顶层文件上不需要定义这些参数，所以我不知道该怎么修改。

zhangbinsniper

你的仿真库没有加全吧

bianguangyu

回复 4# zhangbinsniper


   我用的是quartus13.0和modelsim-altera 10.1联合仿真，这个modelsim-altera里面的库应该是全的吧，我还应该加什么仿真库？

huster

你把.V文件打开，参数在使用之前必须定义好，有的代码在端口上用了参数，而定义在后面，MODELSIM是要报错的

bianguangyu

回复 6# huster


   您好，您说的.v文件是最顶层实例化ddr2 ip核的那个文件吗？

wsjc1999

是DDR2存储器的仿真模型参数文件，一般是verilog文件，里面有参数定义。

edwardk

学习中。。。。

dimples7519

请问问题解决了吗？我现在也遇到一样的问题了，很没有头绪