菜鸟求教一个关于鉴频器的问题

疯狂动物城

最近在做毕设，做反向，做一个10Gbps的CDR，锁相环结构，没有参考频率，现在遇到一个鉴频器之后的一个结构问题，大哥们帮我看一下呗，谢谢啦如下图


     IN是鉴频器传过来的信号，采用的是单D触发器数据采样时钟的结构，可以看出当时钟与数据速率接近时，IN和INB会保持长时间的0或1，当电容充电达到翻转之后，后面控制快充电荷泵关闭，由鉴相器控制小电流充放电。鉴频器有另外一条线路控制电荷泵充放电的，这个线路是控制开关的。
     现在遇到的问题就是，当鉴相器锁相时，LF随着时钟超前或者滞后在中心电平左右摇摆，而此时在图中鉴频器中，I1和I2的电流是不同的，I1接近100uA，而I2接近0，随着电容电荷的积累，最终电容电平又会翻转，导致鉴频器重新开启，从而失锁。

     我之前没有具体做过CDR，只是看了点书和文献，有点菜，并没有查到与这个类似的结构，希望大哥们说说自己对于这个的想法，谢谢啦。如果有什么没说清楚的我再补充