在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: 88王道

[求助] 在做PLL的设计,遇到个问题:怎样提高D触发器的速度呢?

[复制链接]
发表于 2023-11-27 16:13:00 | 显示全部楼层


ALB 发表于 2023-2-13 16:50
恰好上上月我优化了一个dff(应用于pll电路内)。主要优化是因为前级vco的输出和负反馈n分频的critical pat ...


请问是哪本书呀?我是想优化SAR ADC中的DFF
发表于 2023-11-27 16:25:51 | 显示全部楼层


电子新手是也 发表于 2016-9-23 09:12
可以试试CML结构或者TSPC结构的D触发器


请问SAR  ADC可以用这两种D触发器吗?
发表于 2023-11-28 10:40:58 | 显示全部楼层


ALB 发表于 2023-2-13 16:50
恰好上上月我优化了一个dff(应用于pll电路内)。主要优化是因为前级vco的输出和负反馈n分频的critical pat ...


大佬,数字电路圣经是哪一本书?
发表于 2023-12-28 09:43:30 | 显示全部楼层


dc33912345 发表于 2023-11-27 16:13
请问是哪本书呀?我是想优化SAR ADC中的DFF


Rabaey Digital Integrated Circuits A Design Perspective
发表于 2023-12-28 09:44:29 | 显示全部楼层


RFIC从零开始 发表于 2023-11-28 10:40
大佬,数字电路圣经是哪一本书?


Rabaey Digital Integrated Circuits A Design Perspective
发表于 2023-12-28 10:50:58 | 显示全部楼层


ALB 发表于 2023-12-28 09:43
Rabaey Digital Integrated Circuits A Design Perspective


感谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 10:58 , Processed in 0.019316 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表