如何设计这样一个串并变换的模块，有特殊要求

ssss1983

我要求模块实现的功能是这样的：在输入端不间断的输入数据，一个时钟周期取一位，但是在输出端是三位并行输出，而且要求输出能维持7个时钟周期不变，然后输出端再并行输出下三位。输入端不断的串行输入数据，而输出端是并行输出，而且要输出维持7个周期，因为要对输出的数据进行处理，而这个处理要7个周期才能完成，所以在这段时间之内要保持不变。
   怎么样设计才能使输入的信息和输出的信息之间只有一个固定的延时，然后很符合要求的输出呢，
要求输出端第一次输出的是输入的第一个三位，第二次输出的是第二个三位，一次类推，而且每一次输出都能维持7个周期，而输入端是一个周期输入一位。
这里和以前的串并变换的不同在与输出的维持时间。

想了很久都想不出来，请大侠们帮帮

似水如烟

你可以在赋值过程中加个计数器来判断，当值满足条件时，更新输出端口的值

xiaqianbin

因为你进的速度比出的速度快，要保证数据不丢失，只能在模块内部使用Ram