低压输入转高压输出LDO设计

devinzhao

    小弟近期要做一个LDO模块，前级运放用的低压器件，电源电压AVDD=0 ~ 5V，输出级HV PMOS电源电压为0 ~ 18V，想在输出端得到0 ~ 15V的输出范围，想请问下哪位大神做过这种电路或者有什么相关文献推荐吗？电路示意图如图.小弟先在此谢过.

sunshine_xxm

楼主，你有答案了没？

zwl_

借楼求助，有兄弟做过高压运放吗

andy2000a

use  BCD process


1st stage    OPA use LV , and output use LDmos  need pre-regulator

2nd stage   LDMOS

需做pre-regulator 先把高压稳大约  5v ..Opa  bandgap 全用 5v 做 , 输出则用  LDMOS , ldmos 可用drain挡高压  

就 Pmos ldo  和 nmos ldmos 串 , 如果你要做高压  rail-to-rail 需要pmos  nmos LDmos 去撑住高压,  那中间可用 LDMOS 去卡住高压 ..   中间卡 ldnmo  挡电压 ,   要跑biaschk  去看是否  耐压没问题 ,   Pmos active load用低压PMOS或LDPMOS 都可以 ,    用低压要小心电路动作瞬态下spike 可能会耐压问题    就算你加zener clamp , 瞬态下 还可能会

like this   

不过你输出  0V  那  LDMOS 跨压 18V 很大 会烧掉吧

need  OCP circuit

阿彩

andy2000a 发表于 2021-11-17 17:44
use  BCD process

膜拜大佬，完美画出来了我现在做的高压Ldo

andy2000a

阿彩 发表于 2021-11-17 18:37
膜拜大佬，完美画出来了我现在做的高压Ldo

我还后来,还有设计做BCD  的 rail-rail OPA , 不过做得不太好 但想try ..一开始都找不到bcdopa  相关的paper , 后来  LDO 做一做 突想到,  不就classAB改用ldpmos + ldnmos . pre-sim 看来是可动  . 不过 流片 MPW  可能要N年后.这test chip 被排太后面.说不定MPW test chip被砍掉. 不知有没有人,  还有  BCD design  相关paper ..不要老只有 LDO  或  RF放大器.

zwl_

andy2000a 发表于 2021-11-17 17:44
use  BCD process

请问前辈 我要做低压输入35V高压输出的运放有什么资料或者论文吗？LDMOS的耐高压特性在高压输出电路中怎么使用呢

andy2000a

zwl_ 发表于 2021-12-3 13:05
请问前辈 我要做低压输入35V高压输出的运放有什么资料或者论文吗？LDMOS的耐高压特性在高压输出电路中怎 ...

自己找BCD paper 看 ,  前面说过使用问题

1.     Ldmos 分 control type , switch type , switch type 一般用driver rds_on 会看单位面积下  ron .  不过switchtype Vgs 跟control 不同

2.     Bcd mos 只 drain 耐压,  source-bulk 端是低电压的.  Hspice 需用biaschk 去monitor是过电压了..

3.     LDmos esd 该如何选??   

很多只拿LDMOS 当switch 用 ,  用OP  你输入端耐压如何解决???  

858965467

andy2000a 发表于 2021-11-17 17:44
use  BCD process

你好！现在大部分高压工艺是薄栅氧的工艺，还能用这种结构吗？输出驱动PMOS的Vgs可能会有电源电压那么高

jyh822

群主现在还在做这方面么？我也在研究低压转高压的class AB