两个spef文件在同一个design中如何合并

userguide

现在我们有一个SoC设计，我们先把内核CPU做成一个IP，再把这个IP应用到这个SoC中。在时序分析阶段，后端会提供：
A：CPU IP的1个网表+1个spef文件；同时后端还会提供
B：顶层的1个网表+个spef文件。

A和B各自内部独立的时序分析没有问题，但是在A和B的接口部分时序是不准确的，因此我们希望得到这样的结果：
C：顶层的1个网表+CPU IP的1个网表+1个统一的spef文件

因此，我们需要将A的spef和B的spef这2个文件合并成1个C的spef，以便进行统一的时序分析或者仿真。
BTW：PT可以读入2个spef文件，但是我发现可能是层次或者其他原因，路径延时明显过大，可以判断是不正确的。

问题：
1、本例中层次化设计的多个spef文件（顶层1个spef+CPU IP 1个spef）合并成1个spef文件是否可行？目前正在查阅数据手册看是否有merge的命令，还没有结果。
2、是否有其他方法来解决这个问题？

alanzheng1978

不需要合并，可以同时反标，CPU IP必须注明路径。

userguide

是的，但是要注意处理分析接口时序的准确性。最好还是能够吐出1个sdf文件来使用，主要的问题是我们的IP core外部余量不足导致的。

rbchan

查看了我们的flow, 都是吃top spef 和increment hardblock spef 做sta. 吐出一个sdf.
能否简单说明一下两个spef 为何会导致interface 时序不准确？谢谢

userguide

回复 4# rbchan


  由spef文件吐出sdf的时候约束中需要设置load，该load值对所有的端口都是同一个，而实际电路中不同的端口有各自不同的load值，因此当子模块的sdf文件和top的sdf文件用在一起的时候就会出现interface时序信息可能不准确。换句话说如果是工具分析，工具会分析各个端口，而手动分析由于端口太多无法设定每一个端口。不知道我有没有描述清楚？谢谢   BTW：后来，我们用merge命令成功合并了。