在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3751|回复: 4

[求助] phase interpolator 在125MHz低频时钟下phase linearity太差,怎么调节?

[复制链接]
发表于 2016-5-20 10:59:40 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 cuimeng0211 于 2016-5-27 16:15 编辑

各位大神好!最近在调一个HDMI的clock模块,用到phase interpolator,高频3Ghz下phase线性度很好,但师傅说hdmi还要求低频125Mhz下能工作。电路图与下图类似,phase<8:0>扫描128个,高两位控制delay T/4,T/2,3T/4,T。125MHz下基本呈现4个台阶,没有线性度。

PI

PI

phase linearity

phase linearity

坛里有没有做过PI的,提示一下低频该怎么调节?!谢谢!
PI.png
发表于 2016-5-27 11:38:24 | 显示全部楼层
125MHz还需要CDR 么?即便低频不线性,又有什么关系?
 楼主| 发表于 2016-5-27 11:58:23 | 显示全部楼层
回复 2# sean_4413


    我也是这么想的,低频就把PI给去掉行不行,但得到的回复是否定的。我对整个hdmi了解的不是很多,师傅的说法肯定是有道理的 这个clock模块是为了给后边的RX提供2个相位相差90度的时钟信号。。。刚刚又想了一下,低频相位90度差的实现貌似跟线性度也没啥关系哈?
刚参加工作,对整个系统了解太少,谢谢你的帮助!!!
发表于 2019-3-12 10:28:20 | 显示全部楼层
楼主你好,最近也想设计一个类似的相位插值器,但对这一块不是很了解,想问一下,结构中的ICTL是非0即1吗?另外,输入的时钟是rail-to-rail的,还是低摆幅的差分信号?下面的负载管都是统一的尺寸吗?希望可以解答一下,谢谢~~
发表于 2020-4-12 10:47:57 | 显示全部楼层
Use shunting technics
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 19:41 , Processed in 0.028033 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表