在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4713|回复: 8

[求助] 版图的结构

[复制链接]
发表于 2016-5-17 14:24:38 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
想了解下版图的层叠结构,各层之间的距离,层厚度,各层metal之间是否有介质填充?
发表于 2016-5-17 14:33:18 | 显示全部楼层
可以看一下模拟版图的艺术这本书
 楼主| 发表于 2016-5-18 10:12:00 | 显示全部楼层
回复 2# ic_shuo


    请问下哪一章有提到的
发表于 2016-5-18 10:20:29 | 显示全部楼层
回复 3# fs_cyl


   应该自己找找,
发表于 2016-5-18 14:51:19 | 显示全部楼层
你可以网上找下IC工艺流程,像fab里面的runcard上面都是根据每个layer都会测量氧化层厚度测量。一个简单产品从开始run到出货有一千多个步骤。
发表于 2016-5-18 15:05:39 | 显示全部楼层
回复 3# fs_cyl


    好像是第一二章吧,具体不记得了
发表于 2016-5-18 19:42:17 | 显示全部楼层
芯片当然是一层层叠上去的,金属和金属之间当然有介质填充,为了保证芯片的可靠性和稳定性。
关于金属层厚度和介质层厚度,可以参考具体工艺的EDR,因为关系到寄生电容的计算,所以一般都会标明的。
 楼主| 发表于 2016-5-19 09:12:53 | 显示全部楼层
多谢大家
发表于 2016-5-23 11:21:05 | 显示全部楼层
当然有了,没有就短路啦!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 22:41 , Processed in 0.021710 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表