设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA Advantage(HDL Designer)软件使用说明（Xilinx篇） ...

123 / 3 页下一页

发新帖

楼主: skyfaller

[原创] FPGA Advantage(HDL Designer)软件使用说明（Xilinx篇）

发表于 2016-10-16 10:33:44 | 显示全部楼层

不错，学习一下

回复支持反对

发表于 2017-5-3 15:38:23 | 显示全部楼层

谢谢啊，感激楼主

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2017-5-14 20:21:57 | 显示全部楼层

very good

回复支持反对

发表于 2017-5-15 11:18:24 | 显示全部楼层

Thanks for sharing

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2017-8-14 21:31:07 | 显示全部楼层

感谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2017-11-23 15:25:21 | 显示全部楼层

有Verilog的使用教程吗？谢谢

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2017-11-23 15:41:28 | 显示全部楼层

楼主，有ALTERA的嘛？

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2017-11-24 17:20:16 | 显示全部楼层

资料很好，谢谢了

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2017-12-26 14:05:08 | 显示全部楼层

感觉资料好少，只能到处找了。

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2017-12-26 14:54:00 | 显示全部楼层

回复 1# skyfaller

thank you.

回复支持反对

123 / 3 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-22 10:23 , Processed in 0.020369 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表