在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9269|回复: 21

[原创] FPGA Advantage(HDL Designer)软件使用说明(Xilinx篇)

[复制链接]
发表于 2016-5-14 21:33:10 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
原创,step by step描述了如何创建一个工程及编译相关库文件,以及导到ISE综合
FPGA Advantage使用说明(Xilinx篇).pdf (301.05 KB, 下载次数: 239 )
发表于 2016-5-15 21:23:39 | 显示全部楼层
Thank you.
发表于 2016-6-2 16:42:39 | 显示全部楼层
感觉介绍的内容好少啊,还是自己钻研一下
发表于 2016-6-9 23:23:38 | 显示全部楼层
感谢分享
发表于 2016-9-5 15:04:01 | 显示全部楼层
多谢楼主分享!
发表于 2016-9-5 17:19:16 | 显示全部楼层
多谢分享!
发表于 2016-9-27 09:20:44 | 显示全部楼层
非常感谢非常感谢
发表于 2016-9-27 10:49:36 | 显示全部楼层
回复 1# skyfaller


    thanks for sharing
发表于 2016-9-27 11:07:57 | 显示全部楼层
6666666666666666
发表于 2016-9-27 13:43:13 | 显示全部楼层
感謝你<感恩
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 04:51 , Processed in 0.036032 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表