input output delay这样来定义对吗

zczc999 · 发表于 2016-5-13 03:57:51

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

我是自己在摸索做数字电路，有些东西不知道怎么搞。
IO 的input/output delay是参考一个virtual clock，在cts之前这个虚拟时钟的set_clock_latency为0，
cts之后看看这个tree的各个corner下的latency，然后把虚拟时钟的latency改为这个值。然后去跑route，postroute。

这样的流程对吗？

有没有自动的办法，自动提取clock的latency，然后加到input/output delay上？？

谢谢

zczc999 · 发表于 2016-5-14 05:49:13

有人解答一下吗

随风的叶 · 发表于 2016-5-14 11:09:32

set_latency_adjustment_options and updata_clock_latency。。

账号		自动登录	找回密码
密码			注册

[求助] input output delay这样来定义对吗

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /1