带invert 的mux时钟约束

SKILLER · 发表于 2016-5-10 13:09:53

您需要登录才可以下载或查看，没有账号？注册

x

求帮助: 为啥mux输出时钟只有一条有时序检查，而反向输出时钟没有报出时序检查
create_clcok CLK
create_generate_clock clk_pos MUX/Y
create_generate_clock clk_neg MUX/Y -add -invert
无标题.png

SKILLER · 发表于 2016-5-10 13:12:57

设置了timing_enable_multiple_clock_per_reg true
还讲 clk_pos 和clk_neg 设置了 logically_exclusive

SKILLER · 发表于 2016-5-10 14:06:57

有人吗

18345175021 · 发表于 2016-5-10 15:51:54

使能端不会是接 tiehi/low 了吧

SKILLER · 发表于 2016-5-10 16:14:56

回复 4# 18345175021

没有，使能端不是constant

stone101 · 发表于 2016-5-10 16:22:43

回复 2# SKILLER

不能设置logically exclusive吧？设了就是说这两个路径只能存在一个了？？？

杰克淡定 · 发表于 2016-5-10 17:38:40

先create_clcok CLK，再create_generate_clock CLK_N，定义在反向器的输出端。这样两个时钟都能穿过MUX

gzh9255 · 发表于 2016-5-11 10:28:24

回复 1# SKILLER
你这个generated clock 定义的也太简单了点。
如果在MUX/Y 定义，那就把source 加上，两个gclock source 分别是mux i0 i1 。－invtert option （icc 和 pt）可以去掉。

SKILLER · 发表于 2016-5-11 13:24:59

回复 8# gzh9255

我这是简写的，应该不是这个问题吧

gzh9255 · 发表于 2016-5-11 17:26:40

回复 9# SKILLER

你可以把全的发出来，本身就是clock 定义引起的

[求助] 带invert 的mux时钟约束