设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL Coding: Semiconductor Reuse Standard

123 / 3 页下一页

发新帖

楼主: icnova

Verilog HDL Coding: Semiconductor Reuse Standard

发表于 2009-11-3 23:50:27 | 显示全部楼层

好书啊

回复支持反对

发表于 2010-3-10 11:06:50 | 显示全部楼层

kankan

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-3-10 11:15:08 | 显示全部楼层

不错的东西!

回复支持反对

发表于 2010-12-31 17:22:13 | 显示全部楼层

xiexie louzhu

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-1-1 22:38:55 | 显示全部楼层

不错！！！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-1-2 14:30:19 | 显示全部楼层

看看。非常感谢

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-1-2 15:17:06 | 显示全部楼层

good
謝謝分享資料

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-6-28 23:55:08 | 显示全部楼层

thanks for sharing!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-6-29 00:28:02 | 显示全部楼层

good data, thx,,,

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-6-29 07:11:24 | 显示全部楼层

thanks agin ~~~~~~~~~``

回复支持反对

123 / 3 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-27 13:42 , Processed in 0.021987 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表