LVS Bad device

追风的孩子 · 发表于 2016-4-23 19:56:39

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

小弟最近项目版图外包的，回来后LVS出现问题：
电路里面有两种器件（nlvtiso和plvt，plvt的model为PM））没有pcell，lvs rule里面也没有这两个器件，因此在lvs rule里面添加了这两个器件的描述；见红色框部分。然后遇到了很奇怪的问题：
1、对整体版图进行LVS检查，先把整体的gds和lvs rule、电路netlist放在一个文件夹里，CMD界面run：calibre -lvs lvs rule文件，整体可以过lvs，得到笑脸。

2、如果从版图的界面里面打开lvs，然后选layout与netlist对比，layout会先从版图里面提取网表system.sp在于netlist对比，这时候就出现问题了，那个plvt器件识别不了。显示Bad Device on layer PTRQ_LVT…… （PTRQ_lvt= PTRQ_seed interact PLVT6）

lvs rule是版图那边修改的，问了他们也不知道是什么问题，更不懂为啥命令行跑就行，界面跑就不行。然后我试了小模块不管怎么跑都不行，这样没法后仿啊啊，望各位指点，感谢大家！

langzhi2004 · 发表于 2016-4-24 19:02:29

有可能是layout界面做lvs 的时候自动导出 gds 缺少你自定义的layer.map , 导致不能将layout识别成device

追风的孩子 · 发表于 2016-4-25 10:34:54

回复 2# langzhi2004

那为啥整体跑system的lvs就没问题呢（用命令行跑可以，用界面也不行），请问我该如何修改呢，感谢！

zhuyujun · 发表于 2016-4-26 18:04:39

回复 3# 追风的孩子

命令跑跟界面跑其实有些option设定是不一样的....

leehying · 发表于 2016-4-26 20:27:48

帮顶，为了过LVS的话可以加一个已知的标示层，识别成其它成功的器件。

---------------------------------------------------------
诚聘模拟IC设计实习工程师地点：上海、嘉兴
职位一：ADC方向，要求有ADC理论；职责：ADC等模拟电路设计、维护、改进、测试等。
职位二：电源管理方向，要求有ACDC或DCDC理论背景；职责：电路设计、维护、改进、测试等。

联系：sv@sovan.com.cn

enjoy545352 · 发表于 2017-12-26 09:36:20

我也遇到类似的问题，自己写的器件怎么都无法被LVS 认出来

122013137 · 发表于 2017-12-26 10:20:57

对整体版图进行LVS检查，先把整体的gds和lvs rule、电路netlist放在一个文件夹里

[求助] LVS Bad device

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2