在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: megaic

[资料] 有限状态机设计book:FSM Based Digital Design Using Verilog HDL

[复制链接]
发表于 2017-10-5 17:39:25 | 显示全部楼层
看看先
发表于 2017-10-29 11:30:49 | 显示全部楼层
回复 1# megaic


   谢谢楼主的资料
发表于 2017-10-29 15:42:52 | 显示全部楼层
最近正好在看三段式状态机还是两段式
发表于 2018-4-13 13:35:35 | 显示全部楼层
你好谢谢了
发表于 2018-5-7 00:25:20 | 显示全部楼层
FSM Based Digital Design-Using Verilog HDL.pdf (2.68 MB)
发表于 2018-5-7 13:06:32 | 显示全部楼层
FSM Based Digital Design-Using Verilog HDL.pdf (2.68 MB)
发表于 2018-5-7 18:51:12 | 显示全部楼层
好资料啊 下载很方便
发表于 2018-5-10 11:38:56 | 显示全部楼层
多谢楼主分享
发表于 2018-8-28 13:19:55 | 显示全部楼层
楼主好人 ~~~
发表于 2018-8-28 14:05:16 | 显示全部楼层
好东西,感谢分享!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 15:57 , Processed in 0.020213 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表