在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: megaic

[资料] 精通VerilogHDL:IC设计核心技术实例详解(PDF+源码)

[复制链接]
发表于 2018-9-30 10:44:57 | 显示全部楼层
谢谢分享
发表于 2018-10-1 03:58:25 | 显示全部楼层
Thanks for sharing
发表于 2018-10-2 15:26:56 | 显示全部楼层
(代码)精通VerilogHDL:IC设计核心技术实例详解.rar (507.21 KB)


(书)精通Verilog HDL:IC设计核心技术实例详解.part1.rar (15 MB)


(书)精通Verilog HDL:IC设计核心技术实例详解.part2.rar (15 MB)


(书)精通Verilog HDL:IC设计核心技术实例详解.part3.rar (15 MB)


(书)精通Verilog HDL:IC设计核心技术实例详解.part4.rar (10.35 MB)
发表于 2018-10-2 15:38:15 | 显示全部楼层
(代码)精通VerilogHDL:IC设计核心技术实例详解.rar (507.21 KB)


(书)精通Verilog HDL:IC设计核心技术实例详解.part1.rar (15 MB)


(书)精通Verilog HDL:IC设计核心技术实例详解.part2.rar (15 MB)


(书)精通Verilog HDL:IC设计核心技术实例详解.part3.rar (15 MB)


(书)精通Verilog HDL:IC设计核心技术实例详解.part4.rar (10.35 MB)
发表于 2018-10-11 13:53:46 | 显示全部楼层
谢谢分享
发表于 2018-10-11 14:00:22 | 显示全部楼层
謝謝分享
发表于 2018-10-11 14:04:50 | 显示全部楼层
论坛排版有问题吧?图片变得很大
发表于 2018-10-11 14:24:02 | 显示全部楼层
发帖子,确实应该看下坛子里是否已经有,不过,好在压缩包越大,分包越少
发表于 2018-10-11 15:21:58 | 显示全部楼层
顶顶顶顶顶多多多多多多多多多多
发表于 2018-10-11 15:26:30 | 显示全部楼层
顶顶顶顶顶多多多多多多多
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-13 03:30 , Processed in 0.028852 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表