设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › rdl routing 对寄生参数的影响
返回列表 发新帖
查看: 1584|回复: 1

[求助] rdl routing 对寄生参数的影响

[复制链接]
jinyige
发表于 2016-4-18 21:42:47 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
各位大大，目前手上一个项目，flipchip的，工艺是smic40LL
加完rdl之后，抽spef和不加rdl抽spef， 发现算出来的clock latency差挺多，大概变快10%的样子。
请教下什么原因导致的这么大的差异，有么有办法减小这个差异






多谢~~~~
项目, 影响

相关帖子
回复

举报

hdch121212
发表于 2016-5-2 11:33:15 | 显示全部楼层
是产生时钟的IO输入slew变化了吗，40里面RDL对时钟线影响应该不会这么大
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 18:49 , Processed in 0.019207 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表