设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Principles of Verifiable RTL Design【IC设计经典】 ...
1234下一页
返回列表 发新帖
楼主: rot_114

Principles of Verifiable RTL Design【IC设计经典】

[复制链接]
发表于 2007-10-13 23:51:41 | 显示全部楼层
thanks~
回复 支持 反对

使用道具 举报

发表于 2007-12-19 18:21:36 | 显示全部楼层
经过授权了吗？
回复 支持 反对

使用道具 举报

发表于 2007-12-20 11:26:21 | 显示全部楼层
顶
好东西
回复 支持 反对

使用道具 举报

发表于 2007-12-21 13:25:56 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

ewb1
发表于 2008-2-25 23:27:36 | 显示全部楼层
Principles of Verifiable RTL Design
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

8989
发表于 2008-4-21 01:46:38 | 显示全部楼层
http://www.eetop.cn/bbs/thread-82319-2-79.html
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2008-5-10 01:35:38 | 显示全部楼层
谢谢搂住
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2008-5-11 15:45:14 | 显示全部楼层
验证 是一个很难搞定的问题 谢谢
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2008-5-12 08:40:42 | 显示全部楼层
是以verilog为例的，有没有以vhdl为例的呀！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2008-5-12 09:35:55 | 显示全部楼层
回复 支持 反对

使用道具 举报

下一页 »
1234下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-11 02:26 , Processed in 0.016723 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表