在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2751|回复: 2

[求助] Altera内存控制器调试

[复制链接]
发表于 2016-2-18 10:09:36 | 显示全部楼层 |阅读模式
50资产
之前一直用的都是Xilinx的MIG核,内存初始化阶段很明确,能够从生成的代码中找到对应阶段,并通过chipscope显示初始化阶段,例如read training、write training等;

想知道Altera的内存控制器是否也有类似的特性?根据我的了解,Altera的最新的DDR3/DDR4 controller和PHY都是硬核,生成的代码中也没有找到显示初始化阶段的部分,只有两个信号local_cal_success和local_cal_fail用于显示PHY的初始化结果。那么应该怎么调试呢?

对Altera不是很熟,可能理解的不对,希望有经验的高手多多指教,谢谢!

发表于 2016-3-17 16:12:37 | 显示全部楼层
altera也有软件界面提示具体哪一步错了?然后可以针对性的去debug.
发表于 2016-3-17 16:25:38 | 显示全部楼层
跟xillinx 类似,也是看local_init_done信号。会有一个emif tool工具去查看一些信息。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 05:29 , Processed in 0.019042 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表