基于FPGA的千兆以太网UDP 硬件协议栈

weihei · 发表于 2017-2-13 10:52:09

感谢楼主分享~

xukawendi · 发表于 2017-2-13 16:40:40

thanks

987hans · 发表于 2017-2-17 16:26:43

好东西，学习一下

pol123 · 发表于 2017-2-18 13:55:00

谢谢分享

pol123 · 发表于 2017-2-18 13:56:03

谢谢分享

dreamflyings · 发表于 2017-2-18 16:18:18

回复 1# eebinqiu

非常感谢楼主，为systemverilog基于FPGA平台的可综合设计所做出的伟大贡献！！！现在的xilinx_vivado在systemverilog可综合设计方面做得也很不错了，
包括数据结构、简化写法、包、接口、抽象类（可extends）等，有机会可以一起探讨。。

窜天猴 · 发表于 2017-2-18 18:41:18

先看看再说

chinagame729 · 发表于 2017-5-15 16:12:53

谢谢分享

jackhb007 · 发表于 2017-6-7 09:34:08

代码求代码千兆网 UDP

Halling · 发表于 2017-6-7 23:01:38

赞一个

[原创] 基于FPGA的千兆以太网UDP 硬件协议栈

站长推荐 /2