在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1498|回复: 0

[求助] clock source pin not on clock network的问题

[复制链接]
发表于 2016-1-21 14:40:00 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大侠:
我在cts时也遇到了问题,placement做完后利用率只有65%,但fix hold time后利用率100%了,我建时钟树和fix hold time是分开两步做的。
查看报告,发现在建时钟树时报了一个error:
initializing parameters for clock ate_clk:
root pin:  pin/clk_buf_scan/clk_buf/Z
Error:      skipping pin pin/clk_buf_scan/clk_buf/Z because it's not on clock network.(CTS-555)

CTS-555的意思是该pin不在clock network上,或者在该pin的fanout上的某点被set_case_analysis或set_disable_timing了。
请问这个问题怎么解啊,和前端designer一起debug 1周多了,没找出根源,求大家指教!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 19:44 , Processed in 0.015532 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表