DC在insert_clock_gating和层次打散一起用遇到的问题

jazzlxl

新项目中代码在insert_clock_gating时，因为没有还没到insert_dft。所有的SNOP_GATE_CLOCK_GATE的TE接0。但SNOP_GATE_CLOCK_GATE中例化的ICG的TE不接0，接其上层次SNOP_GATE_CLOCK_GATE的TE。但层次打散打散后，中SNOP_GATE_CLOCK_GATE例化的ICG的TE不接其上层次的TE，直接去接0了。


以至于后面insert_dft时，ICG的TE还是固定成0。而SNOP_GATE_CLOCK_GATE的TE却可以接上scan_en上。导致scan_chain连不上后面的DFF，test_coverage比不打散低很多。


问题跟以前有个帖子很像。但不知道怎么解决。http://bbs.eetop.cn/thread-281706-1-1.html     
刚遇到的，之前一直也insert_clock_gating和层次打散一起用，没有此问题。





刚找到这个帖子，推荐的clock_gating命令，明天试试
http://bbs.eetop.cn/thread-401052-1-1.html

courageheart

楼主，最后怎么解决的？