未來移動通信系統採用的積體電路晶圓級封裝

peterlin2010

整合扇出型（InFO）


矽基底系統級封裝（台積電另稱chip-on-wafer-on-substrate或CoWoS

晶圆代工大厂台积电（2330）明年将采16奈米制程为苹果代工生产A10处理器，且以练兵有成的整合扇出型（InFO）晶圆级封装提供统包服务，月产能规划达9万片，可望成为推升明年营运成长动能。面对台积电积极抢进3D级的InFO封装市场，封测双雄在高阶封装恐受影响，各采取备战对策，纷加快扇出型封装（Fan-Out）的技术研发脚步，以利跟台积电抢食高阶封装市场商机。

台积电今年第三季开始量产16奈米，此制程为3D级的鳍式场效电晶体制程，至少有20多个客户陆续进入量产，苹果的A9处理器为大客户之一，挟20奈米制程的成功量产经验衔接，台积电预估16奈米制程量产拉升速度会更快。
追求更精巧/節能CIS BSI整合TSV勢不可當


晶圆代工龙头台积电，经过长达4年的枕戈待旦，分别建立CoWoS及InFO等两大先进封装测试生态系统，将在明（2016）年全面进入量产。相较於日月光、矽品还在为入股吵得不可开交，台积电的CoWoS及InFO已获大客户订单，明年可望挹注约3亿美元（逾新台币100亿元）营收。

晶片研发走向在同一晶片内建逻辑IC及记忆体的异质（Heterogeneous）整合架构，依循摩尔定律前进的半导体制程微缩，无法提供完整异质晶片整合效益，因此以低成本达到可接受运算效能的系统级封装（SiP）则成未来显学。

台积电看好SiP的发展潜力，近几年除了投入CoWoS（基板上晶圆上晶片封装）市场，去年也宣布跨入InFO（整合扇出型）晶圆级封装代工市场，并推出「WLSI（晶圆级系统整合）平台」大抢高阶封测市场订单。

台积电2012年即开始着手布局晶圆级封装市场，特别看好3D IC封装的市场成长潜力，投入CoWoS技术研发及产能建置，并成功开发出矽中介层（silicon interposer）、直通矽晶穿孔（TSV）等技术，今年已整合进CoWoS生产链并顺利进入量产阶段。

虽然今年以前，只有赛灵思（Xilinx）、阿尔特拉（Altera）两家可程式逻辑闸阵列（FPGA）客户决定采用CoWoS封装技术，但随着制程推进到16奈米鳍式场效电晶体（FinFET）世代，以及异质晶片整合趋势成形，台积电已接获绘图晶片大厂辉达（NVIDIA）及网通晶片大厂安华高（Avago）的CoWoS大单，将在明年开始量产。

由於CoWoS生产成本高，适合应用在价格高的高阶运算型晶片，追求性价比的行动装置应用处理器并不适用，所以，台积电去年开发出InFO技术後，今年下半年已开始加快龙潭厂的InFO生产线装机速度，预计年底可完成产能认证，明年初开始进入试产，最快明年第2季末开始量产。

据了解，台积电InFO第一个产品就是苹果A10应用处理器，也因为InFO技术成功，台积电可望拿下全部A10代工订单，手机晶片厂高通、联发科也预期在明年底开始采用InFO技术。