在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 11092|回复: 12

[原创] SystemVerilog 验证方法学( 教学视频 by eecourse)第一课

[复制链接]
发表于 2016-1-15 14:54:49 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

该课程讲解了用于设计验证的SystemVerilog语言的入门与提高知识,是数字电路设计验证工程师需要掌握的基础核心知识理论。该课程不仅是对SystemVerilog语言元素的理论描述,更重要的是将SystemVerilog用于实际验证中的用法的归纳、总结和升华,通过对这门SystemVerilog培训课程的学习可以打好胜任ASIC/FPGA/SoC芯片设计验证工作的基础。

课程大纲

1.  验证的基础概念

2.  接口设计

3.  数据类型

4.  过程控制

5.  面向对象编程

6.  并发线程与控制

7.  随机化

8.  功能覆盖率

本次发布该课程第一课

更多资讯可关注: IMG_0789.JPG

发表于 2016-2-15 13:45:38 | 显示全部楼层
不错哦,这方面视频挺少的。谢谢!
发表于 2016-2-16 16:33:12 | 显示全部楼层
非常感谢,希望后续能有更多的课程分享。
发表于 2016-2-24 18:46:55 | 显示全部楼层
这个可以有,现在这方面的资料很少
发表于 2016-3-16 21:50:08 | 显示全部楼层
回复 1# eecourse


   好好。。。。。。
发表于 2018-8-3 09:54:04 | 显示全部楼层
感谢!!!
发表于 2018-9-16 23:24:57 | 显示全部楼层
回复 1# eecourse


   竟然还有课程了,好东西
发表于 2019-3-14 15:19:21 | 显示全部楼层
这个挺厉害了
发表于 2020-10-27 15:37:30 | 显示全部楼层
.课程在哪儿?
发表于 2020-11-6 16:23:17 | 显示全部楼层
谢谢楼主分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 20:48 , Processed in 0.027147 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表