马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
该课程讲解了用于设计验证的SystemVerilog语言的入门与提高知识,是数字电路设计验证工程师需要掌握的基础核心知识理论。该课程不仅是对SystemVerilog语言元素的理论描述,更重要的是将SystemVerilog用于实际验证中的用法的归纳、总结和升华,通过对这门SystemVerilog培训课程的学习可以打好胜任ASIC/FPGA/SoC芯片设计验证工作的基础。 课程大纲 1. 验证的基础概念 2. 接口设计 3. 数据类型 4. 过程控制 5. 面向对象编程 6. 并发线程与控制 7. 随机化 8. 功能覆盖率 本次发布该课程第一课 更多资讯可关注:
|