|
|
马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？注册
x
各位大神，
现在有一个jitter测试的问题想向各位请教一下。
本人做了一个2.5Ghz 的PLL，供chip内部电路使用，预期的peak-peak jitter在10ps左右。片子现在已经回来了，在板子上进行了测试，测试结果显示peak-peak period jitter的值是40ps。那么问题来了，因为PLL的输出是经过分频，然后又经过LVDS pad送出，在板子上也走了一小段，所以本人觉得这40ps的jitter并不能反映PLL的真实性能。 各位大神有什么高招可以在板子上测得比较合理的内部PLL的jitter吗？ 谢过。。。。 |
|
/2 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2016-1-8 11:09:48
楼主