在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2599|回复: 2

[讨论] 芯片内部的clock(Ghz 量级) jitter怎么测试呀?

[复制链接]
发表于 2016-1-8 11:09:48 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大神,
现在有一个jitter测试的问题想向各位请教一下。
本人做了一个2.5Ghz 的PLL,供chip内部电路使用,预期的peak-peak jitter在10ps左右。片子现在已经回来了,在板子上进行了测试,测试结果显示peak-peak period jitter的值是40ps。那么问题来了,因为PLL的输出是经过分频,然后又经过LVDS pad送出,在板子上也走了一小段,所以本人觉得这40ps的jitter并不能反映PLL的真实性能。 各位大神有什么高招可以在板子上测得比较合理的内部PLL的jitter吗? 谢过。。。。
 楼主| 发表于 2016-1-8 11:17:05 | 显示全部楼层
顶起。。。。。。
 楼主| 发表于 2016-1-8 21:45:59 | 显示全部楼层
ding qi......
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 01:35 , Processed in 0.040204 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表