晶振起振的问题

林厅子 · 发表于 2015-12-18 22:59:32

您需要登录才可以下载或查看，没有账号？注册

x

就是，传统的皮尔斯电路，反相器作放大器，把它放在单个cell里仿，可以起振，但一旦在cell里加入其它电路，就算和晶振电路没有任何连接，就是单纯的放在那，晶振电路也不起振了，这是这么一回事啊？求助各位热心人！给小弟解释一下

michang5342 · 发表于 2015-12-22 07:47:03

会发生这种情况，一般是起振条件的margin 不足。所以在与其他一堆不相干的电路一起仿真时，会因为spice 的converge 条件被其他电路干扰而造成无法起振。

林厅子 · 发表于 2015-12-22 18:32:28

回复 2# michang5342

那这个问题一般要怎么解决？？

michang5342 · 发表于 2015-12-24 11:00:53

要先确定晶振电路的起振条件。一般的晶体都有RLC model。你要确定晶振电路的等效负电阻值加上晶体模型内的电阻值要小于0。例如为6MHz的晶体模型的电阻值约为8欧姆（确定值我不记得了）。晶振电路的等效电阻要小于-8。一般你要电路要设计出等效电阻值要比-8小很多以防无法起振例如：-12。

林厅子 · 发表于 2015-12-24 23:28:18

回复 4# michang5342

负阻一般是怎么仿的，因为我看环路增益为-8db的样子，是小于1的，但却可以起振，不知道是什么原因？我在反相器输出端加一个 iprobe 来仿stb，看环路增益，不知道是不是可以这样看？？

潘包子铺 · 发表于 2021-5-21 16:14:13

林厅子发表于 2015-12-24 23:28
回复 4# michang5342

负阻一般是怎么仿的，因为我看环路增益为-8db的样子，是小于1的，但却可以起振，不 ...

楼主解决了吗？我也是不知道负阻该如何仿真，可以分享下经验吗

[求助] 晶振起振的问题