calibre lvs问题 ，请高手进，求教

cadence初学者

##################################################
                  ##                                              ##
                  ##         C A L I B R E    S Y S T E M         ##
                  ##                                              ##
                  ##             L V S   R E P O R T              ##
                  ##                                              ##
                  ##################################################



REPORT FILE NAME:         2.lvs.report
LAYOUT NAME:              /home/cds/edalab/2.sp ('2')
SOURCE NAME:              /home/cds/edalab/2.src.net ('2')
RULE FILE:                /home/cds/edalab/_1830AN18BA_CAL_3M_270.lvs_
CREATION TIME:            Tue Dec 15 20:47:54 2015
CURRENT DIRECTORY:        /home/cds/edalab
USER NAME:                cds
CALIBRE VERSION:          v2008.1_20.15    Tue Mar 4 19:02:13 PST 2008



                               OVERALL COMPARISON RESULTS



                 #   #         ########################  
                  # #          #                      #  
                   #           #     NOT COMPARED     #  
                  # #          #                      #  
                 #   #         ########################  


  Error:    Different numbers of ports.
  Error:    Power or ground net missing.


**************************************************************************************************************
                                      CELL  SUMMARY
**************************************************************************************************************

  Result         Layout                        Source
  -----------    -----------                   --------------
  NOT COMPARED   2                             2



**************************************************************************************************************
                                      LVS PARAMETERS
**************************************************************************************************************


o LVS Setup:

   LVS COMPONENT TYPE PROPERTY            phy_comp element comp
   LVS COMPONENT SUBTYPE PROPERTY         phy_model
   LVS PIN NAME PROPERTY                  phy_pin
   LVS POWER NAME                         "vdd"
   LVS GROUND NAME                        "vss"
   LVS CELL SUPPLY                        NO
   LVS RECOGNIZE GATES                    ALL
   LVS IGNORE PORTS                       NO
   LVS CHECK PORT NAMES                   YES
   LVS IGNORE TRIVIAL NAMED PORTS         NO
   LVS BUILTIN DEVICE PIN SWAP            NO
   LVS ALL CAPACITOR PINS SWAPPABLE       NO
   LVS DISCARD PINS BY DEVICE             NO
   LVS SOFT SUBSTRATE PINS                NO
   LVS INJECT LOGIC                       YES
   LVS EXPAND UNBALANCED CELLS            YES
   LVS EXPAND SEED PROMOTIONS             NO
   LVS PRESERVE PARAMETERIZED CELLS       NO
   LVS GLOBALS ARE PORTS                  YES
   LVS REVERSE WL                         NO
   LVS SPICE PREFER PINS                  NO
   LVS SPICE SLASH IS SPACE               YES
   LVS SPICE ALLOW FLOATING PINS          YES
   // LVS SPICE ALLOW INLINE PARAMETERS     
   LVS SPICE ALLOW UNQUOTED STRINGS       NO
   LVS SPICE CONDITIONAL LDD              YES
   LVS SPICE CULL PRIMITIVE SUBCIRCUITS   NO
   LVS SPICE IMPLIED MOS AREA             NO
   // LVS SPICE MULTIPLIER NAME
   LVS SPICE OVERRIDE GLOBALS             NO
   LVS SPICE REDEFINE PARAM               NO
   LVS SPICE REPLICATE DEVICES            YES
   LVS SPICE STRICT WL                    NO
   // LVS SPICE OPTION
   LVS STRICT SUBTYPES                    NO
   LAYOUT CASE                            YES
   SOURCE CASE                            YES
   LVS COMPARE CASE                       NO
   LVS DOWNCASE DEVICE                    NO
   LVS REPORT MAXIMUM                     50
   LVS PROPERTY RESOLUTION MAXIMUM        32
   // LVS SIGNATURE MAXIMUM
   LVS FILTER UNUSED OPTION               AB O RB RC RD RE RG
   // LVS REPORT OPTION
   LVS REPORT UNITS                       YES
   // LVS NON USER NAME PORT
   // LVS NON USER NAME NET
   // LVS NON USER NAME INSTANCE

   // Device Type Map

   LVS DEVICE TYPE                        PMOS "pch_eprom_5p0v_pgm" SOURCE LAYOUT
   LVS DEVICE TYPE                        NMOS "nch_svt_5p0v" SOURCE LAYOUT
   LVS DEVICE TYPE                        NMOS "nch_lvt_5p0v" SOURCE LAYOUT
   LVS DEVICE TYPE                        NMOS "nch_svt_iso_5p0v" SOURCE LAYOUT
   LVS DEVICE TYPE                        NMOS "nch_ee_5p0v_pgm" SOURCE LAYOUT
   LVS DEVICE TYPE                        NMOS "nch_ee_5p0v_to_pgm" SOURCE LAYOUT
   LVS DEVICE TYPE                        NMOS "nch_ee_dp_5p0v_pgm" SOURCE LAYOUT
   LVS DEVICE TYPE                        NMOS "nch_dvt_5p0v" SOURCE LAYOUT
   LVS DEVICE TYPE                        NMOS "nch_dvt_iso_5p0v" SOURCE LAYOUT
   LVS DEVICE TYPE                        LDDNMOS "nch_dea_7v" SOURCE LAYOUT
   LVS DEVICE TYPE                        LDDNMOS "nch_dea_iso_7v" SOURCE LAYOUT
   LVS DEVICE TYPE                        LDDNMOS "nch_dea_12v" SOURCE LAYOUT
   LVS DEVICE TYPE                        LDDNMOS "nch_dea_20v" SOURCE LAYOUT
   LVS DEVICE TYPE                        LDDNMOS "nch_dea_24v" SOURCE LAYOUT
   LVS DEVICE TYPE                        LDDNMOS "nch_dea_30v" SOURCE LAYOUT
   LVS DEVICE TYPE                        LDDNMOS "nch_io_5p0v_4t" SOURCE LAYOUT
   LVS DEVICE TYPE                        LDDNMOS "nch_pp_5p0v_4t" SOURCE LAYOUT
   LVS DEVICE TYPE                        LDDNMOS "nch_io_iso_5p0v_6t" SOURCE LAYOUT
   LVS DEVICE TYPE                        LDDNMOS "nch_pp_iso_5p0v_6t" SOURCE LAYOUT
   LVS DEVICE TYPE                        LDDNMOS "nch_dea_dvt_24v" SOURCE LAYOUT
   LVS DEVICE TYPE                        PMOS "pch_svt_5p0v" SOURCE LAYOUT
   LVS DEVICE TYPE                        PMOS "pch_svt_iso_5p0v" SOURCE LAYOUT
   LVS DEVICE TYPE                        PMOS "pch_des_ftr_20v" SOURCE LAYOUT
   LVS DEVICE TYPE                        LDDPMOS "pch_dea_7v" SOURCE LAYOUT
   LVS DEVICE TYPE                        LDDPMOS "pch_dea_12v" SOURCE LAYOUT
   LVS DEVICE TYPE                        LDDPMOS "pch_dea_20v" SOURCE LAYOUT
   LVS DEVICE TYPE                        LDDPMOS "pch_dea_24v" SOURCE LAYOUT
   LVS DEVICE TYPE                        LDDPMOS "pch_dea_30v" SOURCE LAYOUT
   LVS DEVICE TYPE                        LDDPMOS "pch_io_5p0v_5t" SOURCE LAYOUT
   LVS DEVICE TYPE                        LDDPMOS "pch_io_iso_5p0v_5t" SOURCE LAYOUT
   LVS DEVICE TYPE                        LDDPMOS "esd_hv_12v_prim" SOURCE LAYOUT
   LVS DEVICE TYPE                        LDDPMOS "esd_hv_24v_prim" SOURCE LAYOUT
   LVS DEVICE TYPE                        DIODE "dio_stk_24v" SOURCE LAYOUT
   LVS DEVICE TYPE                        DIODE "dio_stk_30v" SOURCE LAYOUT
   LVS DEVICE TYPE                        DIODE "nch_io_5p0v" [ POS=D NEG=GSB ]  SOURCE LAYOUT
   LVS DEVICE TYPE                        DIODE "nch_pp_5p0v" [ POS=D NEG=GSB ]  SOURCE LAYOUT
   LVS DEVICE TYPE                        DIODE "pch_io_5p0v" [ POS=D NEG=GSB ]  SOURCE LAYOUT
   LVS DEVICE TYPE                        DIODE "esd_hv_pig_7v" [ POS=D NEG=GSB ]  SOURCE LAYOUT
   LVS DEVICE TYPE                        DIODE "esd_hv_iso_pig_7v" [ POS=D NEG=GSB ]  SOURCE LAYOUT

   // Reduction

   LVS REDUCE SERIES MOS                  NO
   LVS REDUCE PARALLEL MOS                YES [ TOLERANCE length 0 ]
   LVS REDUCE SEMI SERIES MOS             NO
   LVS REDUCE SPLIT GATES                 NO
   LVS REDUCE PARALLEL BIPOLAR            YES
   LVS REDUCE SERIES CAPACITORS           NO
   LVS REDUCE PARALLEL CAPACITORS         YES
   LVS REDUCE SERIES RESISTORS            YES
   LVS REDUCE PARALLEL RESISTORS          NO
   LVS REDUCE PARALLEL DIODES             YES

   LVS REDUCE  dio_stk_24v  PARALLEL [ TOLERANCE width 0 ]
   LVS REDUCE  dio_stk_30v  PARALLEL [ TOLERANCE width 0 ]
   LVS REDUCE  pch_eprom_5p0v_pgm  PARALLEL [ TOLERANCE length 0 option_vop 0 ]
   LVS REDUCE  nch_svt_iso_5p0v  PARALLEL [ TOLERANCE length 0 option_vop 0 ]
   LVS REDUCE  pch_svt_iso_5p0v  PARALLEL [ TOLERANCE length 0 option_vop 0 ]
   LVS REDUCE  pch_dea_7v  PARALLEL [ TOLERANCE length 0 option_vop 0 ]
   LVS REDUCE  nch_dea_iso_7v  PARALLEL [ TOLERANCE length 0 option_vop 0 ]
   LVS REDUCE  pch_dea_12v  PARALLEL [ TOLERANCE length 0 option_vop 0 ]
   LVS REDUCE  pch_dea_20v  PARALLEL [ TOLERANCE length 0 option_vop 0 ]
   LVS REDUCE  nch_ee_5p0v_to_pgm  PARALLEL [ TOLERANCE length 0 option_vop 0 ]
   LVS REDUCE  nch_ee_dp_5p0v_pgm  PARALLEL [ TOLERANCE length 0 option_vop 0 ]
   LVS REDUCE  nch_io_iso_5p0v_6t  PARALLEL [ TOLERANCE length 0 option_vop 0 ]
   LVS REDUCE  nch_pp_iso_5p0v_6t  PARALLEL [ TOLERANCE length 0 option_vop 0 ]
   LVS REDUCE  pch_io_iso_5p0v_5t  PARALLEL [ TOLERANCE length 0 option_vop 0 ]
   LVS REDUCE  nch_dvt_iso_5p0v  PARALLEL [ TOLERANCE length 0 option_vop 0 ]
   LVS REDUCE  esd_hv_iso_pig_7v  PARALLEL [ TOLERANCE length 0 option_vop 0 ]
   LVS REDUCE  nch_io_5p0v  PARALLEL [ TOLERANCE length 0 ]
   LVS REDUCE  pch_io_5p0v  PARALLEL [ TOLERANCE length 0 ]
   LVS REDUCE  nch_pp_5p0v  PARALLEL [ TOLERANCE length 0 ]
   LVS REDUCE  esd_hv_pig_7v  PARALLEL [ TOLERANCE length 0 ]
   LVS REDUCE  esd_hv_12v_prim  PARALLEL [ TOLERANCE length 0 ]
   LVS REDUCE  esd_hv_24v_prim  PARALLEL [ TOLERANCE length 0 ]
   LVS REDUCE  D(dio_z_mv)  PARALLEL [ TOLERANCE option_vop 0 ]
   LVS REDUCTION PRIORITY                 PARALLEL

   // Filter

   LVS FILTER  R  R == 0 SHORT SOURCE

   // Trace Property

   TRACE PROPERTY  d  instpar(a) a 2
   TRACE PROPERTY  r  instpar(r) r 2
   TRACE PROPERTY  c  instpar(c) c 2
   TRACE PROPERTY  d(dio_z_mv)  option_vop option_vop 0
   TRACE PROPERTY  d(dio_z_mv)  instpar(a) a 2
   TRACE PROPERTY  dio_stk_30v  width width 0
   TRACE PROPERTY  dio_stk_30v  length length 0
   TRACE PROPERTY  dio_stk_24v  width width 0
   TRACE PROPERTY  dio_stk_24v  length length 0
   TRACE PROPERTY  pch_eprom_5p0v_pgm  width width 0
   TRACE PROPERTY  pch_eprom_5p0v_pgm  length length 0
   TRACE PROPERTY  pch_eprom_5p0v_pgm  option_vop option_vop 0
   TRACE PROPERTY  nch_svt_5p0v  width width 0
   TRACE PROPERTY  nch_svt_5p0v  length length 0
   TRACE PROPERTY  pch_svt_5p0v  width width 0
   TRACE PROPERTY  pch_svt_5p0v  length length 0
   TRACE PROPERTY  nch_lvt_5p0v  width width 0
   TRACE PROPERTY  nch_lvt_5p0v  length length 0
   TRACE PROPERTY  nch_svt_iso_5p0v  width width 0
   TRACE PROPERTY  nch_svt_iso_5p0v  length length 0
   TRACE PROPERTY  pch_svt_iso_5p0v  width width 0
   TRACE PROPERTY  pch_svt_iso_5p0v  length length 0
   TRACE PROPERTY  nch_dea_7v  width width 0
   TRACE PROPERTY  nch_dea_7v  length length 0
   TRACE PROPERTY  pch_dea_7v  width width 0
   TRACE PROPERTY  pch_dea_7v  length length 0
   TRACE PROPERTY  nch_dea_iso_7v  width width 0
   TRACE PROPERTY  nch_dea_iso_7v  length length 0
   TRACE PROPERTY  nch_dea_12v  width width 0
   TRACE PROPERTY  nch_dea_12v  length length 0
   TRACE PROPERTY  pch_dea_12v  width width 0
   TRACE PROPERTY  pch_dea_12v  length length 0
   TRACE PROPERTY  nch_dea_20v  width width 0
   TRACE PROPERTY  nch_dea_20v  length length 0
   TRACE PROPERTY  pch_dea_20v  width width 0
   TRACE PROPERTY  pch_dea_20v  length length 0
   TRACE PROPERTY  nch_dea_24v  width width 0
   TRACE PROPERTY  nch_dea_24v  length length 0
   TRACE PROPERTY  pch_dea_24v  width width 0
   TRACE PROPERTY  pch_dea_24v  length length 0
   TRACE PROPERTY  nch_dea_30v  width width 0
   TRACE PROPERTY  nch_dea_30v  length length 0
   TRACE PROPERTY  pch_dea_30v  width width 0
   TRACE PROPERTY  pch_dea_30v  length length 0
   TRACE PROPERTY  pch_des_ftr_20v  width width 0
   TRACE PROPERTY  pch_des_ftr_20v  length length 0
   TRACE PROPERTY  nch_io_5p0v  width width 0
   TRACE PROPERTY  nch_io_5p0v  length length 0
   TRACE PROPERTY  pch_io_5p0v  width width 0
   TRACE PROPERTY  pch_io_5p0v  length length 0
   TRACE PROPERTY  nch_pp_5p0v  width width 0
   TRACE PROPERTY  nch_pp_5p0v  length length 0
   TRACE PROPERTY  nch_io_5p0v_4t  width width 0
   TRACE PROPERTY  nch_io_5p0v_4t  length length 0
   TRACE PROPERTY  pch_io_5p0v_5t  width width 0
   TRACE PROPERTY  pch_io_5p0v_5t  length length 0
   TRACE PROPERTY  nch_pp_5p0v_4t  width width 0
   TRACE PROPERTY  nch_pp_5p0v_4t  length length 0
   TRACE PROPERTY  nch_ee_5p0v_pgm  width width 0
   TRACE PROPERTY  nch_ee_5p0v_pgm  length length 0
   TRACE PROPERTY  nch_ee_5p0v_to_pgm  width width 0
   TRACE PROPERTY  nch_ee_5p0v_to_pgm  length length 0
   TRACE PROPERTY  nch_ee_dp_5p0v_pgm  width width 0
   TRACE PROPERTY  nch_ee_dp_5p0v_pgm  length length 0
   TRACE PROPERTY  esd_hv_pig_7v  width width 0
   TRACE PROPERTY  esd_hv_pig_7v  length length 0
   TRACE PROPERTY  esd_hv_12v_prim  width width 0
   TRACE PROPERTY  esd_hv_12v_prim  length length 0
   TRACE PROPERTY  esd_hv_24v_prim  width width 0
   TRACE PROPERTY  esd_hv_24v_prim  length length 0
   TRACE PROPERTY  nch_io_iso_5p0v_6t  width width 0
   TRACE PROPERTY  nch_io_iso_5p0v_6t  length length 0
   TRACE PROPERTY  nch_pp_iso_5p0v_6t  width width 0
   TRACE PROPERTY  nch_pp_iso_5p0v_6t  length length 0
   TRACE PROPERTY  pch_io_iso_5p0v_5t  width width 0
   TRACE PROPERTY  pch_io_iso_5p0v_5t  length length 0
   TRACE PROPERTY  nch_dvt_5p0v  width width 0
   TRACE PROPERTY  nch_dvt_5p0v  length length 0
   TRACE PROPERTY  nch_dvt_iso_5p0v  width width 0
   TRACE PROPERTY  nch_dvt_iso_5p0v  length length 0
   TRACE PROPERTY  nch_dea_dvt_24v  width width 0
   TRACE PROPERTY  nch_dea_dvt_24v  length length 0
   TRACE PROPERTY  esd_hv_iso_pig_7v  width width 0
   TRACE PROPERTY  esd_hv_iso_pig_7v  length length 0
   TRACE PROPERTY  nch_svt_iso_5p0v  option_vop option_vop 0
   TRACE PROPERTY  pch_svt_iso_5p0v  option_vop option_vop 0
   TRACE PROPERTY  nch_dea_iso_7v  option_vop option_vop 0
   TRACE PROPERTY  pch_dea_7v  option_vop option_vop 0
   TRACE PROPERTY  pch_dea_12v  option_vop option_vop 0
   TRACE PROPERTY  pch_dea_20v  option_vop option_vop 0
   TRACE PROPERTY  nch_ee_5p0v_to_pgm  option_vop option_vop 0
   TRACE PROPERTY  nch_ee_dp_5p0v_pgm  option_vop option_vop 0
   TRACE PROPERTY  nch_io_iso_5p0v_6t  option_vop option_vop 0
   TRACE PROPERTY  nch_pp_iso_5p0v_6t  option_vop option_vop 0
   TRACE PROPERTY  pch_io_iso_5p0v_5t  option_vop option_vop 0
   TRACE PROPERTY  nch_dvt_iso_5p0v  option_vop option_vop 0
   TRACE PROPERTY  esd_hv_iso_pig_7v  option_vop option_vop 0
   TRACE PROPERTY  q(npn_v_8v_1x1)  ea ea 0
   TRACE PROPERTY  q(npn_v_8v_2x2)  ea ea 0
   TRACE PROPERTY  q(npn_v_8v_4x4)  ea ea 0
   TRACE PROPERTY  q(npn_v_8v_8x8)  ea ea 0
   TRACE PROPERTY  q(npn_v_8v_16x16)  ea ea 0
   TRACE PROPERTY  q(pnp_s_20v_1x1)  ea ea 0
   TRACE PROPERTY  q(pnp_s_20v_2x2)  ea ea 0
   TRACE PROPERTY  q(pnp_s_20v_4x4)  ea ea 0
   TRACE PROPERTY  q(pnp_s_20v_8x8)  ea ea 0
   TRACE PROPERTY  q(pnp_s_20v_16x16)  ea ea 0
   TRACE PROPERTY  q(npn_v_hv_5v_1x1)  ea ea 0
   TRACE PROPERTY  q(npn_v_hv_5v_2x2)  ea ea 0
   TRACE PROPERTY  q(npn_v_hv_5v_4x4)  ea ea 0
   TRACE PROPERTY  q(npn_v_hv_5v_8x8)  ea ea 0
   TRACE PROPERTY  q(npn_v_hv_5v_16x16)  ea ea 0
   TRACE PROPERTY  q(pnp_v_hv_5v_1x1)  ea ea 0
   TRACE PROPERTY  q(pnp_v_hv_5v_2x2)  ea ea 0
   TRACE PROPERTY  q(pnp_v_hv_5v_4x4)  ea ea 0
   TRACE PROPERTY  q(pnp_v_hv_5v_8x8)  ea ea 0
   TRACE PROPERTY  q(pnp_v_hv_5v_16x16)  ea ea 0



                   CELL COMPARISON RESULTS ( TOP LEVEL )



                 #   #         ########################  
                  # #          #                      #  
                   #           #     NOT COMPARED     #  
                  # #          #                      #  
                 #   #         ########################  


  Error:    Different numbers of ports (see below).
  Error:    Power net missing in layout.

LAYOUT CELL NAME:         2
SOURCE CELL NAME:         2

--------------------------------------------------------------------------------------------------------------

INITIAL NUMBERS OF OBJECTS
--------------------------

                Layout    Source         Component Type
                ------    ------         --------------
Ports:              0         7    *

Nets:               7        10    *

Instances:          5         5         nch_svt_5p0v (4 pins)
                     5         5         pch_svt_5p0v (5 pins)
                ------    ------
Total Inst:        10        10


NUMBERS OF OBJECTS AFTER TRANSFORMATION
---------------------------------------

                Layout    Source         Component Type
                ------    ------         --------------
Ports:              0         7    *

Nets:               7         8    *

Instances:          4         5    *    nch_svt_5p0v (4 pins)
                     4         1    *    pch_svt_5p0v (5 pins)
                     0         2    *    SUP2 (3 pins)
                ------    ------
Total Inst:         8         8


       * = Number of objects in layout different from number in source.



**************************************************************************************************************
                               INFORMATION AND WARNINGS
**************************************************************************************************************


o Statistics:

   4 layout mos transistors were reduced to 2.
     2 mos transistors were deleted by parallel reduction.


**************************************************************************************************************
                                         SUMMARY
**************************************************************************************************************

Total CPU Time:      0 sec
Total Elapsed Time:  0 sec

zgf85644958

版图跟电路图的pin脚个数不对应，修改下cdl

yiyeyo

check 一下merge的 gds ，ms 没有PG的mark

icfbicfb

电源pin 没有，gds里面

kimluanpklu

thank you #3

mismatch24

66666666

编号89757

请问怎么检查merge的gds呀