设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 夏宇闻_Verilog数字系统设计

发新帖

查看: 1787|回复: 2

[资料] 夏宇闻_Verilog数字系统设计

发表于 2015-11-27 01:09:58 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 kingyuan 于 2015-11-27 01:41 编辑

夏宇闻_Verilog数字系统设计

fpga, HDL, IC设计, verilog建模, 夏宇闻

捕获.PNG

夏宇闻 Verilog数字系统设计.part1.rar

15 MB, 下载次数: 31 , 下载积分: 资产 -5 信元, 下载支出 5 信元

Verilog

夏宇闻 Verilog数字系统设计.part2.rar

15 MB, 下载次数: 30 , 下载积分: 资产 -5 信元, 下载支出 5 信元

Verilog

夏宇闻 Verilog数字系统设计.part3.rar

15 MB, 下载次数: 30 , 下载积分: 资产 -5 信元, 下载支出 5 信元

Verilog

夏宇闻 Verilog数字系统设计.part4.rar

2.26 MB, 下载次数: 24 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Verilog

相关帖子

回复

发表于 2015-11-27 07:09:02 | 显示全部楼层

请问这是哪一版的？

EETOP创芯人才网职位发布入口

回复支持反对

楼主| 发表于 2015-11-27 09:50:59 | 显示全部楼层

原书第二版

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-3-10 09:10 , Processed in 0.025795 second(s), 11 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表