设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 用vivado写verilog的几个问题
返回列表 发新帖
查看: 1692|回复: 0

[求助] 用vivado写verilog的几个问题

[复制链接]
yyixx
发表于 2015-11-26 03:08:44 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
1. 在verilog代码里面input直连output，怎么写代码？我要用运算符，比如用两个非门像assign datainA1B1[7:0]=~~datain[7:0];就不行？怎么用运算符写两个非门相连？或者有没有缓冲门的运算符？

2. testbench怎么同时测试多个模块？
比如



  1. module simu(
  2. );
  3.    reg [3:0] b5;
  4.    wire [3:0] b5out;  
  5.     alpha5 CompToTest(b5,b5out);
  6. initial begin
  7.                    b5[3:0]=4'b0000;
  8.        #10         b5[3:0]=4'b0001;
  9.        #10         b5[3:0]=4'b0010;
  10.        #10         b5[3:0]=4'b0011;
  11.        #10         b5[3:0]=4'b0100;
  12.        #10         b5[3:0]=4'b0101;
  13.        #10         b5[3:0]=4'b0110;
  14.        #10         b5[3:0]=4'b0111;
  15.        #10         b5[3:0]=4'b1000;
  16.        #10         b5[3:0]=4'b1001;
  17.        #10         b5[3:0]=4'b1010;
  18.        #10         b5[3:0]=4'b1011;
  19.        #10         b5[3:0]=4'b1100;
  20.        #10         b5[3:0]=4'b1101;
  21.        #10         b5[3:0]=4'b1110;
  22.        #10         b5[3:0]=4'b1111;
  23.                 end           
  24.           endmodule


复制代码



如果再加其他模块




  1. module simu(
  2. );
  3.    reg [3:0] b5;
  4.    wire [3:0] b5out;  
  5.     alpha5 CompToTest(b5,b5out);   alpha10 CompToTest(b10,b10out);
  6. initial begin
  7.                        b5[3:0]=4'b0000; b10[3:0]=4'b0000;
  8.        #10         b5[3:0]=4'b0001; b10[3:0]=4'b0001;
  9.        #10         b5[3:0]=4'b0010; b10[3:0]=4'b0010;
  10.        #10         b5[3:0]=4'b0011; b10[3:0]=4'b0011;
  11.        #10         b5[3:0]=4'b0100; b10[3:0]=4'b0100;
  12.        #10         b5[3:0]=4'b0101; b10[3:0]=4'b0101;
  13.        #10         b5[3:0]=4'b0110; b10[3:0]=4'b0110;
  14.        #10         b5[3:0]=4'b0111; b10[3:0]=4'b0111;
  15.        #10         b5[3:0]=4'b1000; b10[3:0]=4'b1000;
  16.        #10         b5[3:0]=4'b1001; b10[3:0]=4'b1001;
  17.        #10         b5[3:0]=4'b1010; b10[3:0]=4'b1010;
  18.        #10         b5[3:0]=4'b1011; b10[3:0]=4'b1011;
  19.        #10         b5[3:0]=4'b1100; b10[3:0]=4'b1100;
  20.        #10         b5[3:0]=4'b1101; b10[3:0]=4'b1101;
  21.        #10         b5[3:0]=4'b1110; b10[3:0]=4'b1110;
  22.        #10         b5[3:0]=4'b1111; b10[3:0]=4'b1111;
  23.                 end           
  24.           endmodule


复制代码

这样就是语法错误，请问怎么修改才好？
verilog, Vivado

相关帖子
回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-22 03:50 , Processed in 0.019847 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表