KL27 ADC 采样引脚设计注意点

PE达人 · 发表于 2015-11-24 16:33:27

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

使用 MKL27Z64VFM4 芯片， PTE30 引脚做为 ADC 输入引脚，经过配置后，通过改变 PTE30 引脚的电压，发现输出的 ADC 采样值永远是接近 ADC 转换位的最大值,比如配置为 12 位，则转换值大概 4095。是什么导致这个问题的呢？通过 KL27P64M48SF2RM.pdf 发现， MKL27Z64VFM4 芯片是 32QFN 封装的， 9脚标志为 PTE30，并且还被标了了 VREFO，默认的选择是 ADCSE23 的同时，还是VREFO 引脚。

下面文档可以问你阐述这个问题

另外顺便推荐，电子芯片、各种元器件查询价格网站:买芯片网-bom2buy.com

【经验分享】KL27 PTE30引脚ADC采样问题讲解.pdf (267.96 KB, 下载次数: 6 )

smrecnik · 发表于 2017-5-31 17:25:42

谢谢楼主

[讨论] KL27 ADC 采样引脚设计注意点

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1



芯片精品文章合集（500篇！）	创芯人才网--重磅上线啦！