在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
芯片精品文章合集(500篇!)    创芯人才网--重磅上线啦!
查看: 2703|回复: 1

[讨论] KL27 ADC 采样引脚设计注意点

[复制链接]
发表于 2015-11-24 16:33:27 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
使用 MKL27Z64VFM4 芯片, PTE30 引脚做为 ADC 输入引脚,经过配置后, 通过改变 PTE30 引脚的电压, 发现输出的 ADC 采样值永远是接近 ADC 转换位的最大,比如配置为 12 位,则转换值大概 4095。 是什么导致这个问题的呢?通过 KL27P64M48SF2RM.pdf 发现, MKL27Z64VFM4 芯片是 32QFN 封装的, 9脚标志为 PTE30, 并且还被标了了 VREFO, 默认的选择是 ADCSE23 的同时,还是VREFO 引脚。


下面文档可以问你阐述这个问题


另外顺便推荐,电子芯片、各种元器件查询价格网站:买芯片网-bom2buy.com



【经验分享】KL27 PTE30引脚ADC采样问题讲解.pdf (267.96 KB, 下载次数: 6 )
发表于 2017-5-31 17:25:42 | 显示全部楼层
谢谢楼主
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-4 17:05 , Processed in 0.022292 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表