在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子

[解决] SAR ADC仿真~~

[复制链接]
发表于 2015-11-18 22:01:58 | 显示全部楼层
回复 9# sweet不想长大

可以用这个单端的再加一些组合逻辑门组成你需要的动态比较器啊,还有,一看你这图就知道你参考的是10年的单调切换技术,哈哈
发表于 2015-11-18 22:05:34 | 显示全部楼层
回复 9# sweet不想长大

也可以自己用veriloga来写你需要的比较器。不过我没试过,写代码一直是我的阿克琉斯之踝
 楼主| 发表于 2015-11-20 08:49:08 | 显示全部楼层
回复 12# zengyl


   大神,能不能说一下怎么用逻辑门搭双端比较器,网上没有什么资源啊
发表于 2015-11-20 11:44:37 | 显示全部楼层
后面用与非门还是或非门看你的逻辑要求,前面的比较器就用你说的理想双端输入单端输出的,设置下参数
无标题.png
发表于 2015-11-20 11:45:51 | 显示全部楼层
哦,好像比较器输入端的连接有点小问题,你试着看看,就是这么回事
 楼主| 发表于 2015-11-23 18:21:50 | 显示全部楼层
回复 15# zengyl


   谢谢啦,我试试去
发表于 2015-11-23 23:11:12 | 显示全部楼层
现在问题解决了吗
 楼主| 发表于 2015-11-24 09:21:56 | 显示全部楼层
回复 17# 小菜鸟ic


   还木有
发表于 2015-11-24 10:13:47 | 显示全部楼层
回复 18# sweet不想长大


   下次看波形的时候,看比较器双端输入的差值哈
 楼主| 发表于 2015-11-24 10:18:13 | 显示全部楼层
回复 19# 小菜鸟ic


   请问你知道小输入信号下比较器的速度该怎么仿真吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-29 07:36 , Processed in 0.021924 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表