基于PLL的CDR Verilog-A建模求助

CuiBing · 发表于 2015-11-1 11:18:06

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本人在Cadence上用Verilog-A语言建立了基于PLL的CDR行为级模型，为什么只有在鉴相器两个输入端的频率（2.5GHz）完全相等的时候才能锁定呢？可是实际应用的时候输入频率肯定不能完全等于2.5GHz的，而PLL频率却会恒等于输入参考频率（25MHz）的100倍啊。这样实际应用的时候岂不是锁不定？

winterbeaten · 发表于 2015-11-1 19:38:21

2000-3000ppm误差是允许的

winterbeaten · 发表于 2015-11-1 19:39:57

取决你的带宽

[求助] 基于PLL的CDR Verilog-A建模求助

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2