菜鸟求教：关于FPGA的时钟

hoolany · 发表于 2007-5-24 17:19:02

您需要登录才可以下载或查看，没有账号？注册

x

像Altera的有多条时钟线，这些时钟线都有什么功能，设计的时候又有些什么讲究呢？谢谢！

jingli888ca · 发表于 2007-5-24 17:22:49

看手册。。。

yangyuf · 发表于 2007-5-24 17:42:06

对于时钟要非常小心。

1：在一个fpga中尽量少用时钟，即使是分频的时钟也要少用。

2：在fpga内部全局时钟是有限的，时钟尽量使用全局时钟，对于fpga与外部接口上一小段逻辑可以使用局部时钟（xilinx的fpga似乎没有局部时钟）。

这样的目的是为了保证skew最小。

hoolany · 发表于 2008-5-14 01:29:39

呵呵，多谢了

guoyu · 发表于 2008-5-14 11:42:07

一般有专门的管脚外接晶振，这个管脚连接着内部的全局时钟。

简单