在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2663|回复: 0

[求助] set_case_analysis 对计算时钟delay 的影响问题

[复制链接]
发表于 2015-10-16 10:23:44 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 maws 于 2015-10-16 20:47 编辑

项目中常用到时钟分频后与分频前时钟经过mux 选况择向后传播的情况,
                             |\
 原始时钟 --|divder|-----|  |------时钟输出,        
                     |____________|/ 

   理论上在分频输出定义一个generated clock,通过设置两个时钟不共存,再使能寄存器多时钟分析,就ok了
  但是如果我只想让高频通过mux,通过设置case_analysis让原始时钟通过,但是就没有从原始时钟--分频时钟--mux 输出--leaf pin这条路径了,假如mux 输出时钟与其他同步时钟有交互路径,实际上在CTS时计算是不充分的,因为原始时钟--分频时钟--mux 输出--leaf pin延时与原始时钟--mux 输出--leaf pin延时不同的,我可以这样理解吗?
  那请问如果mux 输出时钟与其他同步时钟没有有交互路径,我这样设置会有问题吗,我能考虑到的是,分频时钟会认为没有leaf pin,从分频器到mux输入端会怎么处理?(会无限长?transition 无限大?)
  那正确做法怎么做呢? 因为时钟输出后面还有一堆时钟分频/选择逻辑,我想让mux输出时钟只输出高频的,否则所有时钟都考虑到,到寄存器CK得有多少种时钟啊,我这样理解是不是合理的呢?
  希望各位大神不吝赐教啊!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 16:33 , Processed in 0.020281 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表