set_load set_max_transtion 等设置

yi4105635 · 发表于 2015-10-15 14:19:48

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

set_load set_max_transtion 等设置，是为了使设计约束更加严格，但是我有点疑惑，感觉设置的量在哪里体现的呢？或者问的通俗点，就是set_load topmolude 就是给这个顶层设计设置负载，但是这个负载是只什么呢？pad到芯片上的线的负载值吗？还有set_max_transtion set_max_fanout set_max_capacitance我在ug看了，是设置线的传输时间；最大扇出；最大电容。但是这些值我根据什么设置呢？是我自己想的吗？还是反复迭代得到个精确值呢？ set_max_transtion topmoldue是在整个设计设置最大传输时间，这个时间具体只哪一块呢？还是pad到芯片上线的传输时间吗？
本人新手，希望大牛能解释下这些参数的定义，我比较笨，希望大家谅解。有的问题有点白痴，但是还是很想知道答案。谢谢啦

yi4105635 · 发表于 2015-10-15 14:21:18

回复 1# yi4105635

顶一下希望大牛有时间给我这个小白解释下啊。上述情况都是在DC综合的过程中遇到的一些疑惑。跪谢啦，问了好多老师也都是不太清楚咋回事

icfbicfb · 发表于 2015-10-15 17:04:42

这个都叫design rule设置

set_load 主要是针对output port来的，如果是固定pad ，就是模拟个pcb上的电容，供STA使用
set_max_transition 就是让slew小点，自然就让timing更紧
set_max_cap 一样的，小了以后会增加很多buffer

主要是STA的一些概念和用法，现在你也不需要全搞清楚，不影响综合的
等你sta熟悉了，自然就没问题了

yi4105635 · 发表于 2015-10-16 09:49:46

回复 3# icfbicfb

感谢版大，这个是静态时许分析中会详细进行介绍吗？我以为静态时序分析只是介绍关于时序的问题，这些信息也是主要影响时序的对吧。我昨天看书也懂了一些，主要是对设计与pad之间的约束这几个命令，但是我设置完之后，是会加buffer这种器件吗？我想知道如果我设置了这些值并且每次设计都不一样，我的设计和pad之间会加的buffer及其它器件的数量会不同吗？感谢版大哦

icfbicfb · 发表于 2015-10-16 10:11:39

解释不清楚，你慢慢玩吧，有点感觉再来问

zxyglx · 发表于 2022-9-23 11:24:58

[求助] set_load set_max_transtion 等设置

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1