EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › [ebook] Verilog Coding for Logic Synthesis

1 234 / 4 页下一页

楼主: fleet

[ebook] Verilog Coding for Logic Synthesis

[复制链接]

amin2008

发表于 2008-11-19 00:48:14 | 显示全部楼层

收下了谢谢楼主

回复支持反对

attackiller

发表于 2008-12-4 11:08:51 | 显示全部楼层

我顶死那个！！！！

EETOP创芯人才网职位发布入口

回复支持反对

icsystem

发表于 2008-12-11 00:09:16 | 显示全部楼层

值得一看哦

回复支持反对

hu200298

发表于 2008-12-11 12:30:26 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

edalover

发表于 2010-2-26 14:18:21 | 显示全部楼层

xuexue

EETOP创芯人才网简历投递入口

回复支持反对

richtoyang

发表于 2010-2-26 14:19:30 | 显示全部楼层

Thanks !!!!!!!

EETOP创芯人才网职位发布入口

回复支持反对

lansky

发表于 2010-2-26 15:01:22 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

ell

发表于 2010-10-5 17:20:12 | 显示全部楼层

Thanks

EETOP创芯人才网职位发布入口

回复支持反对

xidian_wmyyxqxa

发表于 2011-3-5 00:03:18 | 显示全部楼层

谢谢分享....

EETOP创芯人才网简历投递入口

回复支持反对

j1629

发表于 2011-3-5 04:02:24 | 显示全部楼层

3QQQ!~~~~

回复支持反对

1 234 / 4 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2025-5-16 03:53 , Processed in 0.025377 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

[ebook] Verilog Coding for Logic Synthesis

浏览过的版块

站长推荐 /1