在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 13224|回复: 32

[ebook] Verilog Coding for Logic Synthesis

[复制链接]
发表于 2007-5-22 00:04:28 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
刚才没发上来,再发一次

                               
登录/注册后可看大图


作者:Weng Fook Lee
出版:Wiley-Interscience 2003
ISBN:0471429767
格式:PDF; 1.3MB; 333页;


Amazon Editorial Reviews

Book Description
Provides a practical approach to Verilog design and problem solving.
* Bulk of the book deals with practical design problems that design engineers solve on a daily basis.
* Includes over 90 design examples.
* There are 3 full scale design examples that include specification, architectural definition, micro-architectural definition, RTL coding, testbench coding and verification.
* Book is suitable for use as a textbook in EE departments that have VLSI courses

Book Info
Text for students and engineers learning to write synthesizable Verilog code. Covers simple Verilog coding and progresses to complex, real-life design examples. Includes functional flowcharts and waveforms and more than 90 examples.

Verilog Coding for Logic Synthesis.rar

916.15 KB, 下载次数: 221 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Verilog Coding for Logic Synthesis

发表于 2007-9-30 04:11:07 | 显示全部楼层
谢谢分享 不错啊
发表于 2007-10-13 13:18:23 | 显示全部楼层
谢谢楼主的贡献和分享!
发表于 2007-10-13 17:17:16 | 显示全部楼层
thanks~
头像被屏蔽
发表于 2007-11-2 08:13:20 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2007-12-13 21:36:56 | 显示全部楼层
顶顶顶
发表于 2007-12-14 12:40:00 | 显示全部楼层

8888

3q3q3q3q
发表于 2007-12-24 11:18:29 | 显示全部楼层
发表于 2007-12-24 20:23:34 | 显示全部楼层
谢谢分享....
发表于 2007-12-24 20:25:39 | 显示全部楼层
谢谢分享....
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-15 20:45 , Processed in 0.043103 second(s), 13 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表