在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 14251|回复: 13

[讨论] SAR ADC电容阵列采样过程 上极板采样和下极板采样有什么区别

[复制链接]
发表于 2015-9-25 14:51:02 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
SAR ADC电容阵列采样过程  上极板采样和下极板采样有什么区别???求指教
发表于 2015-9-25 15:56:54 | 显示全部楼层
回复 1# fang987120


   上极板采样会有电荷注入的问题,高精度的一般采用下极板采样
 楼主| 发表于 2015-9-26 14:32:42 | 显示全部楼层
回复 2# CMOS永日


   但是我看到好多论文 都是采用上极板来采样。。。10bit
发表于 2015-9-26 16:42:38 | 显示全部楼层
回复 3# fang987120


   10比特可以上极板,但是12比特以上一般用下极板采样
 楼主| 发表于 2015-10-6 10:02:11 | 显示全部楼层
回复 4# CMOS永日


  学习了  谢谢你
发表于 2016-11-21 15:44:47 | 显示全部楼层
回复 4# CMOS永日

楼上说得是,一般低位低功耗通过上极板采样,节省一些开关功耗;但是上极板采样时,顶极板电容阵列的寄生电容会直接储存和Vin相关的电荷,会引入非线性。下极板采样避免了这个问题,有助于提高精度。但是我之前还没注意过究竟多少位才是一个合适的选择。
发表于 2016-11-21 15:48:56 | 显示全部楼层
回复 4# CMOS永日


    10位和12位这个说法有什么依据吗?是答主你的经验呢,还是有论文分析?
发表于 2017-12-4 21:30:26 | 显示全部楼层
SAR ADC电容阵列采样过程 上极板采样和下极板采样有什么区别
发表于 2022-6-10 17:59:06 | 显示全部楼层

SAR ADC电容阵列采样过程 上极板采样和下极板采样有什么区别
发表于 2022-7-5 17:55:42 | 显示全部楼层
书上有推导
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 00:46 , Processed in 0.020676 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表