在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: hichip_fire

[求助] 阈值电压与体效应问题

[复制链接]
发表于 2015-9-23 16:39:16 | 显示全部楼层
回复 18# hichip_fire


   1、不要用常规现象来类比,在半导体中空穴是真实存在的,书上的比喻是为了方便理解,半导体物理开头就强调了这一点。   2、 -反型层的电子当然是来自于P型bulk,反型层的形成,产生了+空间电荷区,gate上的正压变大会感生出更多的电子,即沟道变厚;若衬底电位变低,确实会使沟道变得更厚,因为给了更多的电子来源。但同时要意识到:对于空间电荷区而言,也同时被施加了个反向偏压,反向偏压的存在使得势垒函数变大,电子更不容易被抽到反型层内,即VTH增大了,虽然变化量很小,这就是体效应。
      总而言之,降低bulk电压,和增加gate电压都是可以增大沟道电流,只是由于体效应的存在,降低bulk的1V电位效果<增加1V gate电位的效果,虽然效果差异很不明显。
发表于 2015-9-23 16:47:32 | 显示全部楼层
楼主可能把VTH和电流大小关系弄混淆了,两者大小没有必然关系。
发表于 2016-3-10 09:05:50 | 显示全部楼层
21楼正解,学习了!空间电荷区越宽,电子是很难被吸引到栅极附近的!所以Vth增加!
发表于 2016-3-10 09:38:01 | 显示全部楼层
回复 1# hichip_fire


    你这个疑问当初我也有,栅和衬底之间电压产生反行层,衬底更负,栅极应该更小电压形成反型,所以想了挺长时间,后来自己给出一个解释
但是不一定对,仅供娱乐。
     我认为,反型层或者说是管子开通关注的是vgs,是因为反型层的电子绝大部分来自于源区,并不是衬底,以n管做例子,source为n型衬底为p型,这是一个pn结,要想让source中的电子穿越pn结则需要外加 电场抵消pn结的内建电场,当vgs大于源衬内建电场值的时候,source内的电子就被大量吸附到栅下面形成反型层,管子导通。这样的话,如果衬底加上一个比source低的电压,相当于source和衬底之间的pn结加上个负压,使得这个pn接内建电场的耗尽区更宽,需要更大的电压去抵消才能让电子通过,所以vgs要吸附source中的电子需要在原来的基础上进一步加大去抵消source和衬底之间的负压。
   这样可以说通为什么衬底负压,vgs要更大才能管子导通。
    直观理解,具体深层理论可能不是这样。存数个人看法。。。
发表于 2016-3-10 15:04:51 | 显示全部楼层
你应该是没理解沟道与衬底的联系,衬底电压越负,那么沟道中电子就越少,电子少到一定程度,强反型就变成弱反型了,沟道逐渐消失,建议你可以参考一些半导体器件物理相关书籍。
发表于 2016-10-5 11:10:47 | 显示全部楼层
本帖最后由 samecome 于 2016-10-5 11:16 编辑

看了这个帖子,我仔细思考了一下,原理是不是这样的呢?
1,MOS管工作的原理是,源极的电子被吸引到漏极。如果Vgs电压没有,耗尽层不形成。则即是有Vds电压,那么电子也不能被吸引到漏极,因为源极和漏极中间有衬底,也就是P型的空穴,还没有到达漏极就被中和掉了。因此需要先加Vgs产生耗尽层,把源极漏极中间的P型空穴中和掉。到这一步都可以理解。
2,正如前面所讲的,MOS管的电流是由源极的电子跑到漏极产生的,而不是衬底的电子跑到漏极产生的!因为衬底的电子想跑到漏极之前就已经被空穴中和掉了(衬底中有大量的空穴,耗尽层产生的原因就是在Vgs的作用下,底部的电子上升和衬底上面的空穴中和,衬底的空穴很多,底部上升的电子会一直被中和,除了是耗尽层加宽之外,不可能跑到漏极)。
3,当Vds有电压之时,源极电子被吸引到漏极,因为反型层的形成,电子再也不用担心被中和,能够顺利达到漏极,故电流产生。但是耗尽层的电子的负电荷(被空穴束缚住的,不会动),会排斥源极过来的电子,同性相斥嘛。所以如果耗尽层越宽,这种排斥越大,电流越小。这也就是为什么当衬底越负,耗尽层越宽,VTH越大(电子越难从源极到达漏极的原因)
4,最后的最后,再给个结论,方便大家记忆最后的结果哈。衬底的电压的变化和栅极电压的变化是一样的,换句话说,对于NMOS,衬底电压越高,(相当于栅极电压增加),电流增加哈。
发表于 2016-10-5 21:14:14 | 显示全部楼层
本帖最后由 JoyShockley 于 2016-10-5 21:23 编辑

回复 1# hichip_fire


    实际上,衬底永远接最低电位,设为0;这样个点S, G, D 都只能大于等于0;(我不认为razavi书中,令VB < 0, 是一个好的解释方式。)

     电子的最主要的来源是源级而不是衬底 (衬底中电子是少子,源级中电子是多子,源级中的电子远远多于衬底);

     首先假设S和B 都是最低0电位。

      当VGS 大于某一个阈值电压 (例如:0.5V) 时 (VGS = 0.7V),电子从源级S越过势垒到达沟道;

      衬底效应是指,S的电位升高到某一值(假设0.1V),当S电位升高,部分电子又会被吸引拉回到S;

      这时,假设Vg保持0.7V不变,根据电荷守恒,减少的电子会被固定负电荷(P衬底)取代,耗尽层变厚;

      接着,提高Vg到0.8V,使得Vgs 仍然等于0.7V (VGB = 0.8),刚才回到源级那部分电子可能再次越过势垒被拉回到沟道,
      
      但是这时,这部分电子,会看到更多的耗尽层,会被耗尽层更排斥,所以只有部分电子会被再次拉回到沟道。

      或者理解为:耗尽层变宽后,源级和耗尽层的间的势垒变高了,Vgs需要更高才能得到相同数量的电子,VTH 变大。
发表于 2023-8-27 21:31:21 | 显示全部楼层


是这样的,只不过是拉扎维那里用的是电容Cdep模型来解释的。随着耗尽层的增加,Cdep增大,使得在沟道处的分压下降。
发表于 2023-10-17 13:29:18 | 显示全部楼层
27楼正解!反型层中的电子不用说,必来自源级啊,关于S变化导致的vth和vgs变化原理解释得很清楚!
发表于 2023-10-17 13:31:55 | 显示全部楼层


这个问题的解释找了很久,感谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 12:32 , Processed in 0.025138 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表