在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6520|回复: 5

[讨论] esd版图问题

[复制链接]
发表于 2015-9-16 20:52:43 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请知道的高手指点一下:latchup.guidance .3a:maximum spacefrom any point within source/drain region to the nearest pickup AA region inside the same well for I/O and internal circuits.
跑DRC提示上面的错误,说是latch问题,我改了几遍,都没有处理好,电路与版图如下,其中 nmos的DRC没问题,pmos的DRC不论怎么改,都说file:///C:\Users\王兆悦\Documents\Tencent Files\862805879\Image\C2C\6$9)}{PKZQKA3F~}746HFSQ.png以上这个问题,加粗漏端,在外面加两层guard ring 都没用。esd电路

esd电路

esd电路

其中一个pmos管的版图

其中一个PMOS的版图

其中一个PMOS的版图

file:///C:\Users\王兆悦\Documents\Tencent Files\862805879\Image\C2C\6$9)}{PKZQKA3F~}746HFSQ.png
 楼主| 发表于 2015-9-16 20:54:04 | 显示全部楼层
回复 1# 王兆悦

大家帮帮忙啦@ !!@
发表于 2015-9-17 07:23:19 | 显示全部楼层
本帖最后由 fuyibin 于 2015-9-17 12:36 编辑

也不看提示,是你左上角的那个1/0.4的pmos不能做在同一个nwell里面
要学会看工具报出来的错误信息
 楼主| 发表于 2015-9-17 15:23:03 | 显示全部楼层
回复 3# fuyibin


   那个是多晶硅电阻,我之后把电阻去了,也是这个错误的,应该是跟latch相关的
发表于 2015-9-17 15:49:49 | 显示全部楼层



这个是pmos管,你把nwell show出来 ,是不是nwell的 pick up 和pmos没有做在一个nwell里面?
这应该是一个简单的问题,就是这个IO pmos周围要有nwell的pick up,而且不能和内部器件做在一个nwell里面
发表于 2015-9-21 18:27:23 | 显示全部楼层
回复 1# 王兆悦


   链接库出了问题,把你版图所在的库链接一下参考库就可以了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 19:33 , Processed in 0.032518 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表