pipeline ADC设计

qq1328454800 · 发表于 2015-9-15 15:06:17

回复 10# zhuyun_zizy

谢谢您的关注与回复！Sample and Hold必须要有吗？我在看别人的论文的为了减少功耗而将第一级的采样和保持而省去，所以我也就没有加Sample and Hold。小弟还在学校读研，这是学校的project。。。。
我把Sample and Hold加进去在仿仿看。。。请问，如果我想单独仿真第一级的采样和保持的有效位数，是不是要在后面加个理想的ADC了。。。？

caesar_zhang · 发表于 2017-11-10 15:02:39

跟着楼主讨论学习了

ENZO_Lin_Z · 发表于 2025-5-13 19:23:54

穿越回十年后的我，也碰到了一模一样的问题。

感觉楼主已经成大佬了。不知道最后问题有没有解决，如果有的话能不能总结一下。千恩万谢了。

BluseZ · 发表于 2025-6-5 13:59:22

ENZO_Lin_Z 发表于 2025-5-13 19:23
穿越回十年后的我，也碰到了一模一样的问题。感觉楼主已经成大佬了。不知道最后问题有没有解决，如果有的 ...

我也在做Pipeline ADC，连最基本的SC-CMFB的OPAMP都做不好，

，能教教怎么设计这种运放吗？

[求助] pipeline ADC设计

浏览过的版块

站长推荐 /1