design中驱动能力较弱的cell如何处理

yic2000 · 发表于 2015-9-9 08:54:50

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

design中驱动能力较弱的cell我们怎么处理？
我希望的是这种cell的时候能尽量和load绑在一起，这样就不存在驱动不足导致大tran了，但是该如何处理呢？
然后想到比较笨的方法就是直接禁用这样的cell，把D0或者D1的直接禁用，但是这样代价是面积，同样比较笨的方法是直接输出端加buffer，一样是开销面积~

使用想想最好的方法还是和load绑在一起，跪求这样做的处理方法~
@ICC

wjchuan · 发表于 2015-9-9 09:09:06

D0/D1的cell一般是要禁掉的，不太在意增加的面积吧。。。
什么工艺？这么在意面积

yic2000 · 发表于 2015-9-9 09:33:15

回复 2# wjchuan

40nm以下的，因为控制成本，所以注意面积

wjchuan · 发表于 2015-9-9 09:36:15

回复 3# yic2000

有很大影响吗？D0肯定是不能用的，D1也尽量少用，用D1再加buf，得不偿失啊

icfbicfb · 发表于 2015-9-9 17:16:18

icc会自动选择的，你想多了

[讨论] design中驱动能力较弱的cell如何处理

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2