在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2095|回复: 0

laoge

[复制链接]
发表于 2003-10-6 22:47:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
前两天才到这个堂子来看看,觉得蛮不错的.
我做硬件十年了,时间比我的胡子长得还快,Altera和Xilinx都用过一下,主要还是Altera的,因为我也觉得它的软件好使.verilog是不懂的,Vhdl知道一点,我至今的大部分设计还是用原理图,因为如果用Megafunction的话注定脱离不了Altera,Verilog/VHDL的最大好处--可重用也体现不了.见人见智吧!其它的如dsp(ADSP21xx和ADSP21XXX)也使过,模拟电路也设计过些,总之拉拉杂杂地不成系统.不过倒是有点系统经验,或许能顾问一下.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 14:41 , Processed in 0.019597 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表