ESD Implant 层与SAB层对mos导通电阻会有较大影响吗？

zhujihan · 发表于 2015-9-5 15:48:24

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我在仿真一个SMIC提供的GPIO的transition时间，输出级器件nmos比普通nmos多了两层mask——ESD Implant与SAB，然后仿真出来的transition时间比SMIC提供的LIB文件里面的数据少了将近一半。（后仿真，仿真模型用的是普通nmos model没有考虑ESD Implant与SAB，SMIC没有提供ESD device的model）
我想SAB其实增加的阻抗比较小（相比起导通电阻）可以忽略。
那么ESD implant会有较大影响吗？

另外，pmos管仿真出来也快了很多，PMOS管并没有ESD implant层。
我主要目的是要将自己做的IO做出一个LIB文件，所以我想知道正确的仿真方法。谢谢了~