对于带隙基准中运放和稳定性的一些问题

九段演员不是梦 · 发表于 2015-8-18 14:34:17

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

带隙基准中的运放采用二级运放的结构，电路图如下。二级运放可以通过电阻、电容密勒补偿的方法提高稳定性，很容易使运放的相位裕度大于60度。问题1：是运放稳定了带隙基准就能够满足负反馈并且稳定了么？个人感觉应该不是吧，因为运放输出端相连的PMOS管也是一级放大，有的时候仿真就发现虽然运放相位裕度够了，但是带隙输出电压还会震荡。问题2：对于这种二级运放为核心运放的带隙基准结构，需要怎么来进行补偿才能使基准的环路稳定呢？问题3：而且我看有一些文献中写道可以利用stb仿真来验证环路的稳定性，断开运放的输出端，并加入激励，具体应该怎么做呢？华京.png

lwjee · 发表于 2015-8-18 16:30:55

1，不是，环路稳定不稳定要看整体。2，一般用一级运放。3，不用加激励，加个电压为0的电压源就可以了；网上有stb仿真设置。

hszgl · 发表于 2015-8-18 16:43:40

cadence的操作手册里有关于STB仿真的说明的。不过我用的是hspice，所以帮不了你。

zss113 · 发表于 2022-3-2 14:54:50

楼主，这个问题你最后解决掉了吗？我最近也是使用了图上的二级运放，遇到了和你一样的困惑？可否指点一下？感谢！

xszhu · 发表于 2022-3-3 10:59:27

楼主的问题很好，我就带隙基准的稳定性，说说自己的看法。稳定性就是信号收敛。就要分析电路发生扰动后是否收敛。就需要进行小信号分析。因为所有的扰动都可以归算到运放输出端的电压变化，所以只需要分析运放输出ΔV1扰动后是否收敛。为了简化分析，M1管的rds较负载的电阻很大可以忽略，（可以这么想，负载电阻接近rds，内部消耗很大电流，设计失败），同理M2忽略rds，Q1、Q2二极管接法忽略rc，rQ1 =rb/[k(1+β)],rQ2 =rb/(1+β) ; gm1 =gm2 =gm
vx = -gm2*Δv1*rQ2 ;  vy = -gm1*Δv1*[ rQ1 + r2] ;
Δv1'' = A*(vy  - vx )=  - A*gm*Δv1*[(rQ1 + r2) - rQ2 ];Δv1''作为Δv1次状态，
只要保证
(1)Δv1''与Δv1符号相反，负反馈
（2）且|Δv1'‘|＜|Δv1|，
则Δv收敛于0，则电路稳定
所以: (1) (rQ1 + r2) - rQ2 ＞ 0
   （2） A*gm*[(rQ1 + r2) - rQ2 ] ＜ 1  ，所以从稳定上将A并不是越大越好