在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2969|回复: 2

[求助] dc 综合是clock gate 的问题

[复制链接]
发表于 2015-8-10 15:06:39 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Warning: Gated clock latch is not created for cell 'U10136'on pin 'B1' in design 'dcore'. (TIM-141)
Warning: No controlling value could be found for the clock gating cell 'U10413' for the clock pin 'B1'. (TIM-128)
Warning: No controlling value could be found for the clock gating cell 'U10413' for the clock pin 'C1'. (TIM-128)
.....
我设了 set_clock_gating_check -setup 0.100
set_clock_gating_check -hold 0.100
就会出现上面的warning
不知道为什么会出现这种warning,这种warning能ignore吗?哪位前辈能指点一下
发表于 2015-8-10 21:03:29 | 显示全部楼层
回复 1# 501940245


    你用的是ICG吗?如果是ICG 的话,不须要设置setup/hold的值。neglist里control pin真的是floating吗?报一下到control pin的timing 看一下。
 楼主| 发表于 2015-8-11 11:07:36 | 显示全部楼层
回复 2# qinlongdwtdx


    我查了一下,报warning的地方,是一个复杂的组合逻辑想AOI和OAI,它们中的两个pin 一个接的是clk,
一个pin接的是一个dff 输出端通过一段组合逻辑连接的,dc 就认为这个nand4 是一个gating。design里
竟然有很多这样的path,warning也很多。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 14:30 , Processed in 0.022615 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表